Exponenta Banner
exponenta event banner

sldvlogsignals

Регистрируйте значения входного порта симуляции

свернуть все на странице

Синтаксис

data = sldvlogsignals(model_block)
data = sldvlogsignals(harness_model)
data = sldvlogsignals(harness_model, test_case_index)

Примечание

sldvlogsignals заменяет sldvlogdata.

Описание

пример

data = sldvlogsignals(model_block) моделирует модель, которая содержит model_block и регистрирует входные сигналы к блоку model_block. model_block должен быть блоком Model Simulink®. sldvlogsignals записывает записанные данные в структуре data.

data = sldvlogsignals(harness_model) моделирует каждый тест в harness_model и регистрирует входные сигналы к блоку Test Unit в модели тестовой обвязки. Сгенерируйте harness_model при помощи анализа Simulink Design Verifier™, sldvmakeharness или slvnvmakeharness.

data = sldvlogsignals(harness_model, test_case_index) моделирует каждый тест в блоке Signal Builder или Signal Editor harness_model, который задает test_case_index. sldvlogsignals регистрирует входные сигналы к блоку Test Unit в модели тестовой обвязки. Если вы не используете test_case_index, sldvlogsignals моделирует каждый тест в Signal Builder или Редакторе Сигнала.

Примеры

свернуть все

Используйте регистрируемые сигналы создать модель тестовой обвязки, чтобы визуализировать данные.

Моделируйте блок Model CounterB, который ссылается на модель sldemo_mdlref_counter в контексте модели sldemo_mdlref_basic. Затем регистрируйте данные:

open_system('sldemo_mdlref_basic');
data = sldvlogsignals('sldemo_mdlref_basic/CounterB');

Создайте модель тестовой обвязки для модели sldemo_mdlref_counter при помощи записанных данных и опций обвязки по умолчанию:

load_system('sldemo_mdlref_counter');
harnessOpts = sldvharnessopts;
[~, harnessFilePath]  = ...
    sldvmakeharness('sldemo_mdlref_counter', data, harnessOpts);

Входные параметры

свернуть все

Полный путь блока или указатель на блок Model Simulink.

Назовите или обработайте к модели тестовой обвязки, которую создают программное обеспечение Simulink Design Verifier, sldvmakeharness или slvnvmakeharness.

Массив целых чисел, который задает тесты в блоке Signal Builder модели тестовой обвязки, чтобы моделировать.

Выходные аргументы

свернуть все

Структура, которая содержит записанные данные.

Смотрите также

|

Темы

Представленный в R2010b

Документация Simulink Design Verifier
Поддержка