Расширение теста

Усильте существующие тесты, чтобы достигнуть целей тестирования

Simulink® Design Verifier™ анализирует модель, чтобы достигнуть полного покрытия модели. Можно использовать существующие тесты или существующие данные о покрытии, чтобы достигнуть полного покрытия модели.

Функции

sldvextractИзвлеките подсистему или содержимое подграфика в новую модель для анализа
sldvtimerИдентифицируйте, изменитесь, и оптимизация таймера отображения
sldvoptionsСоздайте объект опций верификации проекта
sldvrunМодель Analyze
sldvgencovАнализируйте модели, чтобы получить недостающее покрытие модели
sldvlogsignalsРегистрируйте значения входного порта симуляции
sldvruntestoptsСгенерируйте опции симуляции или выполнения для sldvruntest или sldvruncgvtest
sldvruntestМоделируйте модель при помощи входных данных
sldvharnessoptsОпции по умолчанию для sldvmakeharness
sldvmakeharnessСгенерируйте модель тестовой обвязки
sldvmergeharnessОбъедините тесты и инициализации в одну модель тестовой обвязки
sldvreportСгенерируйте отчет

Темы

Анализ покрытия модели

Используйте советника по вопросам генерации тестов, чтобы идентифицировать поддающиеся анализу компоненты

Используйте Советника по вопросам Генерации тестов, чтобы вести образцовый и анализ компонента.

Панель верификатора проекта: генерация тестов

Задайте опции, которые управляют, как Simulink Design Verifier генерирует тесты для моделей, которые он анализирует.

Опции Simulink Design Verifier

Обзор опций Simulink Design Verifier в диалоговом окне Configuration Parameters.

Рассмотрите результаты анализа

Рассмотрите результаты анализа в  окне Simulink Design Verifier Results Summary.

Анализ покрытия кода

Сгенерируйте тесты для сгенерированного кода Embedded Coder

Обрисовывает в общих чертах процесс для генерации тестов для сгенерированного кода.

Генерация тестов покрытия кода

Этот пример показывает, как использовать Simulink® Design Verifier™, чтобы сгенерировать тесты, чтобы получить полное покрытие кода.

Конфигурирование S-функции для генерации теста

Этот пример показывает, как скомпилировать S-функцию, чтобы быть совместимым с Simulink® Design Verifier™ для генерации теста.

Поддержите ограничения и факторы для кода C/C++ и S-функций

Описывает ограничения и факторы S-функций и Сгенерированного кода в Simulink Design Verifier.

Расширьте тесты

Когда расширить существующие тесты

Объясняет, когда расширить существующие тесты, чтобы создать полный тестовый набор.

Расширьте тесты для модели с временной логикой

Расширяет существующие тесты, чтобы анализировать модель, которая использует временную логику.

Расширьте тесты для системы с обратной связью

Расширяет существующие тесты, чтобы анализировать систему с обратной связью в модели.

Расширьте тесты для измененной модели

Расширяет существующие тесты для модели, которую вы ранее анализировали и затем изменили.

Создание и выполнение тестов

Этот пример показывает, как использовать функции Simulink® Design Verifier™, чтобы регистрировать входные сигналы, создать модель тестовой обвязки, сгенерировать тесты для недостающего покрытия, объедините модели тестовой обвязки и выполните тесты.

Расширьте существующий тестовый набор

Этот пример показывает, как использовать Simulink® Design Verifier™, чтобы расширить существующий тестовый набор, чтобы получить недостающее покрытие модели.

Определение и расширение существующих тестовых случаев

Этот пример показывает, как Simulink® Design Verifier™ может расширить тесты с дополнительными временными шагами, чтобы эффективно сгенерировать полные тестовые наборы.

Достигните недостающего покрытия

Недостающее покрытие в подсистемах и блоках Model

Объясняет, как преобразовать подсистемы в блоки Model прежде, чем попытаться достигнуть недостающего покрытия.

Достигните недостающего покрытия в модели, на которую ссылаются,

Достигает данных о недостающем покрытии в модели, на которую ссылаются, и комбинирует его с данными о покрытии для модели верхнего уровня.

Достигните недостающего покрытия в имитационной модели с обратной связью

Достигает данных о недостающем покрытии в имитационной модели с обратной связью.

Используя существующие данные о покрытии во время анализа подсистемы

Этот пример показывает, как Simulink® Design Verifier™ может предназначаться для своего анализа к одной подсистеме в рамках непрерывно-разовой симуляции с обратной связью и сгенерировать тесты для недостающего покрытия в той подсистеме.

Популярные примеры