Можно создать собственный исходный проект в MATLAB® и использовать HDL Coder™, чтобы интегрировать ядро IP в исходный проект.
hdlcoder.Board | Объект регистрации плат, который описывает SoC пользовательская плата |
hdlcoder.ReferenceDesign | Регистрационный объект исходного проекта, который описывает исходный проект SoC |
hdlcoder.WorkflowConfig | Сконфигурируйте рабочие процессы развертывания и генерация HDL-кода |
socExportReferenceDesign | Экспортируйте пользовательский исходный проект для HDL Workflow Advisor |
Совет и система регистрации исходного проекта
Система для определения и регистрации плат и исходных проектов.
Укажите пользовательский Совет
Задайте интерфейс и атрибуты пользовательской платы SoC. После определения платы можно предназначаться для него с помощью Рабочего процесса Генерации Ядра IP в HDL Workflow Advisor.
Укажите пользовательский исходный проект
Задайте интерфейс и атрибуты пользовательского исходного проекта SoC. После определения и регистрации исходного проекта, можно предназначаться для него с помощью Рабочего процесса Генерации Ядра IP в HDL Workflow Advisor.
Узнать, как задавать пользовательские параметры и пользовательские функции обратного вызова для вашего пользовательского исходного проекта.
Настройте исходный проект динамически на основе параметров исходного проекта
Узнать, как настроить исходный проект динамически при помощи CustomizeReferenceDesignFcn метод.
Задайте и добавьте репозиторий IP в пользовательский исходный проект
Узнать, как можно создать репозиторий IP и добавить модули IP в репозитории к пользовательскому исходному проекту.
Узнать, как можно задать несколько Основных интерфейсов AXI в пользовательском исходном проекте, чтобы получить доступ HDL DUT IP AXI4 к ведомому интерфейсу.
Сгенерируйте ядро IP HDL с несколькими, AXI4-передают-потоком и основные интерфейсы AXI4
Узнать, как можно сопоставить порты DUT с несколькими, AXI4-передают-потоком, AXI4-потоковое Видео и Основные интерфейсы AXI4.
Экспортируйте пользовательский исходный проект из модели SoC (SoC Blockset)
Используйте socExportReferenceDesign функционируйте, чтобы экспортировать пользовательский исходный проект из модели SoC Blockset™.
Разрешите отказы синхронизации в шаге Потока битов FPGA Сборки Рабочего процесса Генерации Ядра IP или Рабочего процесса ввода-вывода FPGA Simulink Real-Time для Находящихся в Vivado Советов.
