Модули ввода-вывода FPGA Simulink Real-Time

Сгенерируйте и развернитесь, HDL-код на Simulink® Real-Time™ FPGA I/O Modules (требует Simulink Real-Time),

Можно сгенерировать файл программирования FPGA и интерфейс Simulink Real-Time FPGA I/O для развертывания на плате Speedgoat. Смотрите Рабочий процесс Генерации Ядра IP для Модулей ввода-вывода Speedgoat.

Классы

hdlcoder.BoardОбъект регистрации плат, который описывает SoC пользовательская плата
hdlcoder.ReferenceDesignРегистрационный объект исходного проекта, который описывает исходный проект SoC
hdlcoder.WorkflowConfigСконфигурируйте рабочие процессы развертывания и генерация HDL-кода

Темы

Программирование FPGA и настройка

Как выбор и запуск автоматизированная генерация кода и рабочий процесс синтеза для целевого устройства Speedgoat

Рабочий процесс генерации ядра IP для модулей ввода-вывода Speedgoat

Узнать, как использовать рабочий процесс Генерации Ядра IP с модулями ввода-вывода Speedgoat и встроить ядро IP в исходный проект.

Целевые Советы FPGA программы или устройства SoC

Как программировать целевое Оборудование Intel или Xilinx

Разверните модели объекта управления Simscape™ в модули ввода-вывода FPGA Speedgoat

Как развернуть сгенерированный HDL-код от моделей Simscape™ до модулей Speedgoat IO.

Поддержка FPGA Speedgoat с HDL Workflow Advisor

Реализация алгоритмов Simulink на FPGAs.

Поиск и устранение проблем

Разрешите отказы синхронизации в генерации ядра IP и рабочих процессах ввода-вывода FPGA Simulink Real-Time

Разрешите отказы синхронизации в шаге Потока битов FPGA Сборки Рабочего процесса Генерации Ядра IP или Рабочего процесса ввода-вывода FPGA Simulink Real-Time для Находящихся в Vivado Советов.

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте