Обнаружение мертвой логики

Найдите нефункциональную логику, неактивные пути к выполнению

Функции

sldvextractИзвлеките подсистему или содержимое подграфика в новую модель для анализа
sldvoptionsСоздайте объект опций верификации проекта
sldvrunМодель Analyze
sldvreportСгенерируйте отчет Simulink Design Verifier

Проверки модели

Темы

Что такое поиск ошибок проектирования?

Объясняет аналитическая опция поиска ошибок проектирования.

Обнаружение мертвой логики

Описывает два аналитических режима для обнаружения мертвой логики в Simulink® Design Verifier™.

Объекты модели, которые получают обнаружение мертвой логики

Информация о поиске ошибок проектирования мертвой логики для определенных объектов модели.

Частые причины для мертвой логики

Описывает несколько сценариев, который приводит к мертвой логике.

Обнаружьте мертвую логику, вызванную неправильным значением

Пример, показывающий, как найти неправильную входную спецификацию с помощью результата мертвой логики

Панель верификатора проекта: поиск ошибок проектирования

Задайте опции, которые управляют, как Simulink Design Verifier обнаруживает ошибки периода выполнения в моделях, которые он анализирует.

Опции Simulink Design Verifier

Обзор опций Simulink Design Verifier в диалоговом окне Configuration Parameters.

Отчеты Simulink Design Verifier

Описывает различные части отчета Simulink Design Verifier.

Файлы данных Simulink Design Verifier

Описывает содержимое файла данных Simulink Design Verifier.

Анализ результатов для анализа мертвой логики

Этот пример демонстрирует, как изолировать потенциальные причины мертвой логики с помощью sldvexCommonCausesOfDeadLogic модель в качестве примера.

Для просмотра документации необходимо авторизоваться на сайте