Exponenta Banner

Основы оптимизации

Выравнивание иерархии, балансировка задержки, модель валидации, ограничило разгон, выделение обратной связи

Проверки модели

Check delay balancing setting

Параметры конфигурации Simulink

Примеры и руководства

Скорость и оптимизация области в HDL Coder

Узнайте о различной скорости и оптимизации области и как оптимизировать ваш проект.

Найдите обратную связь

Подсветите обратную связь, которая запрещает оптимизацию.

Выравнивание иерархии

Сгладьте иерархию подсистемы, чтобы включить более обширную область и оптимизацию скорости.

Оптимизация с ограниченным разгоном

Оптимизация с ограниченным разгоном и как это работает.

Задержите балансировку

Вставьте соответствие с задержками вдоль всех информационных каналов.

Удалите избыточную логику и неиспользованные блоки в сгенерированном HDL-коде

Улучшите удобочитаемость сгенерированного HDL-кода и оптимизируйте использование области.

Оптимизируйте неподключенные порты в сгенерированном HDL-коде для моделей Simulink

Оптимизируйте неиспользуемые порты в сгенерированном HDL-коде в сочетании с избыточным логическим удалением.

Упростите постоянные операции и уменьшайте сложность проекта в HDL Coder™

Область и оптимизация синхронизации, которая упрощает константы и оптимизирует математические операции.

Встретьтесь требования синхронизации Используя включают - основанные ограничения тракта мультицикла

Сгенерируйте позволяют - базирующиеся ограничения для инструментов синтеза удовлетворить требования синхронизации путей к мультициклу в одном режиме тактовой синхронизации.

Концепции

Сгенерированная модель модели и валидации

Сгенерированная модель является промежуточной моделью, которая показывает архитектуру реализации HDL и включает задержку.

Поиск и устранение проблем

Разрешите числовое несоответствие с балансировкой задержки

Узнать, как решать числовые вопросы несоответствия после генерации HDL-кода.

Рекомендуемые примеры

Delay Balancing and Validation Model Workflow In HDL Coder™

Задержите рабочий процесс модели балансировки и валидации в HDL Coder™

Как HDL Coder может автоматически сбалансировать задержки в модели. HDL Coder может ввести дополнительные задержки реализации HDL для данной модели. Эти задержки могут быть введены или определенными реализациями блока или оптимизацией в целях повышения эффективности аппаратных реализаций. Однако представление задержек только на определенных путях может закончиться функциональное поведение, которое отличается от исходного намерения пользовательской модели, таким образом, нарушая функциональную эквивалентность между исходной пользовательской моделью и реализацией HDL.

Открыть скрипт
Control the Scope of Delay Balancing

Управляйте осциллографом балансировки задержки

Сбалансируйте задержки определенных частей проекта, не балансируя задержки на целом проекте.

Открыть скрипт
Use Multicycle Path Constraints to Meet Timing for Slow Paths

Используйте ограничения мультивелосипедной дорожки, чтобы соответствовать синхронизации для медленных путей

Примените ограничения мультивелосипедной дорожки в своем проекте, чтобы удовлетворить требования синхронизации. Используя мультивелосипедную дорожку ограничения могут сохранить область и уменьшать время выполнения синтеза. Для получения дополнительной информации смотрите разрешение - базирующаяся документация ограничений тракта мультицикла.

Открыть скрипт
Delay Balancing on multi-rate designs

Задержите Балансировку на многоскоростных проектах

Как компактное использование Симулирует уровни на мульти - проект уровня может сгенерировать нежелательный HDL-код и предоставляет немного рекомендаций оптимальной генерации кода.

Открыть скрипт

Документация HDL Coder

Поддержка