Exponenta Banner

addAXI4StreamInterface

Запишите данные к ядру IP или считайте данные из ядра IP использование интерфейса AXI4-Stream

свернуть все на странице

Синтаксис

addAXI4StreamInterface(hFPGA)
addAXI4StreamInterface(hFPGA, Name,Value)

Описание

пример

addAXI4StreamInterface(hFPGA) добавляет интерфейс AXI4-Stream, который можно использовать, чтобы управлять портами DUT, сопоставленными с AXI4-потоковыми интерфейсами в сгенерированном ядре IP HDL Coder™ от MATLAB®.

пример

addAXI4StreamInterface(hFPGA, Name,Value) добавляет интерфейс AXI4-Stream, который можно использовать, чтобы управлять портами DUT, сопоставленными с AXI4-потоковыми интерфейсами в сгенерированном ядре IP HDL Coder из MATLAB с одним или несколькими свойствами, заданными как аргументы пары "имя-значение". Заключите каждое свойство и пару значения в одинарных кавычках.

Примеры

свернуть все

Добавьте интерфейс AXI4-Stream, чтобы управлять ядром IP HDL, сгенерированным для цели Xilinx®.

Создайте целевой объект, hFPGA, для цели Xilinx.

hFPGA = fpga("Xilinx")
hFPGA = 

  fpga with properties:

       Vendor: "Xilinx"
   Interfaces: [0x0 fpgaio.interface.InterfaceBase]

Добавьте интерфейс AXI4-Stream в hFPGA объект при помощи addAXI4StreamInterface функция.

addAXI4StreamInterface(hFPGA, ...
    ... % Interface properties
    "InterfaceID", "AXI4-Stream", ...
    "WriteEnable", true, ...
    "ReadEnable", true, ...
    "WriteFrameLength", 1024, ...
    "ReadFrameLength", 1024, ...
    ... % Driver properties
    "WriteDeviceName", "mwipcore0:mm2s0", ...
    "ReadDeviceName", "mwipcore0:s2mm0");

После того, как вы добавите интерфейсы, используйте mapPort функционируйте, чтобы сопоставить порты с тем интерфейсом, и затем читать и записать данные. См. Карту Порты DUT в Ядре IP HDL к AXI4-потоковым Интерфейсам.

Добавьте интерфейс AXI4-Stream для цели Xilinx только с каналом записи.

Создайте целевой объект, hFPGA, для цели Xilinx.

hFPGA = fpga("Xilinx")
hFPGA = 

  fpga with properties:

       Vendor: "Xilinx"
   Interfaces: [0x0 fpgaio.interface.InterfaceBase]

Добавьте интерфейс AXI4-Stream в hFPGA объект при помощи addAXI4StreamInterface функция. Установите ReadEnable к false.

addAXI4StreamInterface(hFPGA, ...
    ... % Interface properties
    "InterfaceID", "AXI4-Stream", ...
    "ReadEnable", false, ...
    "WriteFrameLength", 1024, ...
    ... % Driver properties
    "WriteDeviceName", "mwipcore0:mm2s0");

После того, как вы добавите интерфейсы, используйте mapPort функционируйте, чтобы сопоставить порты с тем интерфейсом, и затем читать и записать данные. См. Карту Порты DUT в Ядре IP HDL к AXI4-потоковым Интерфейсам.

Входные параметры

свернуть все

fpga объект для целевого поставщика в виде fpga объект.

Аргументы в виде пар имя-значение

Задайте дополнительные разделенные запятой пары Name,Value аргументы. Name имя аргумента и Value соответствующее значение. Name должен появиться в кавычках. Вы можете задать несколько аргументов в виде пар имен и значений в любом порядке, например: Name1, Value1, ..., NameN, ValueN.

Пример: addAXI4StreamInterface(hFPGA, "InterfaceID", "AXI4-Stream") создает интерфейс AXI4-Stream с InterfaceID как AXI4-Stream.

Имя интерфейса AXI4-Stream, с которым вы хотите сопоставить порты DUT в виде строки.

Запишите, что канал включает сигнал в виде любого true или false. По умолчанию, WriteEnable true, и можно записать данные в ведомый канал интерфейса AXI4-Stream на ядре IP.

Читайте канал включают сигнал в виде любого true или false. По умолчанию, ReadEnable true, и можно считать данные из основного канала интерфейса AXI4-Stream на ядре IP.

Имя и путь основного устройства IIO, в которое вы хотите записать в виде строки. Когда вы генерируете ядро IP при помощи IP Core Generation рабочий процесс, именем по умолчанию является mwipcore0:mmw2s0.

Имя и путь устройства IIO, из которого вы хотите читать. Когда вы генерируете ядро IP при помощи IP Core Generation рабочий процесс, именем по умолчанию является mwipcore0:s2mm0.

Размер вектора данных, который будет записан в устройство IIO в виде скаляра. Используйте этот параметр, чтобы определить количество выборок, записанных для каждой передачи DMA.

Размер вектора данных, который читается из устройства IIO в виде скаляра. Используйте этот параметр, чтобы определить количество выборок, считанных из каждой передачи DMA.

Максимальный тайм-аут для AXI4-потока пишет в виде скаляра.

Максимальный тайм-аут для AXI4-потокового чтения в виде скаляра.

Смотрите также

Объекты

Функции

Темы

Введенный в R2020b

Документация HDL Coder

Поддержка