Следуйте этим инструкциям, чтобы изучить, как можно использовать блоки RAM и блоки в библиотеке HDL Operations при моделировании проекта.
Каждая инструкция имеет уровень серьезности, который указывает на уровень требований податливости. Чтобы узнать больше, смотрите Уровни серьезности Руководств по моделированию HDL.
2.1.1
Рекомендуемый
В библиотеке блоков HDL RAMs существует семь различных блоков RAM и блок HDL FIFO. Если вы видите блок RAM, который имеет термин System как часть имени блока, такого как Single Port RAM System, рекомендуется, чтобы вы использовали этот блок вместо эквивалентного блока, который не имеет System как часть имени, такого как Single Port RAM. Эти блоки имеют System как часть имени, потому что реализация блока на основе hdl.RAM Система object™. Системные блоки поддерживают векторные входные параметры и дают к намного более быстрым результатам симуляции, когда используется в вашей модели Simulink®.
Когда вы используете эти блоки, убедитесь, что входной шаг расчета и вывел шаг расчета, то же самое. Эта таблица иллюстрирует различные блоки RAM, которые можно использовать и их цель. Каждая строка в таблице описывает блок RAM, который больше в размере схемы, чем блок RAM в предыдущей строке. Сгенерированный HDL-код для этих блоков сопоставляет с RAM в большей части FPGAs.
| Имя блока | Рекомендуемое использование |
|---|---|
| Single Port RAM System | Используйте этот блок, чтобы заменить блок Single Port RAM в вашей модели. Вы получаете более быстрые результаты симуляции при использовании этого блока в вашей модели. Реализация блока использует блок MATLAB System, который использует Блок не поддерживает булевы входные параметры. Бросьте |
| Simple Dual Port RAM System | Используйте этот блок, чтобы заменить блок Simple Dual Port RAM в вашей модели. Вы получаете более быстрые результаты симуляции при использовании этого блока в вашей модели. Реализация блока использует блок MATLAB System, который использует Блок не поддерживает булевы входные параметры. Бросьте |
| Dual Port RAM System | Используйте этот блок, чтобы заменить блок Dual Port RAM в вашей модели. Вы получаете более быстрые результаты симуляции при использовании этого блока в вашей модели. Реализация блока использует блок MATLAB System, который использует Блок не поддерживает булевы входные параметры. Бросьте |
| Dual Rate Dual Port RAM | Этот блок не имеет эквивалентной Системы основанной на объектах реализацией. Используйте этот блок, чтобы выполнить одновременные операции чтения и операции записи к двум различным адресам, которые действуют на различных тактовых частотах. Вы не можете выполнить параллельный доступ к тому же адресу RAM. Чтобы запустить порты RAM на нескольких тактовых частотах, установите Clock Inputs на |
| HDL FIFO | Блок HDL FIFO хранит последовательность выборок в методе "первым пришел - первым вышел" (FIFO) регистр. Входные параметры,
Сигналы Уровни ввода и вывода блока FIFO синхронны друг другу. Для примера асинхронного моделирования FIFO при помощи блока HDL FIFO откройте модель open_system('hdlcoder_asynchronous_fifo') |
2.1.2
Информативный
Можно использовать Serializer1D и блоки Deserializer1D, чтобы выполнить последовательно-параллельное и преобразование параллельного кода в последовательный.
