Интегрируйте верификацию с генерацией HDL-кода

Сгенерируйте испытательные стенды, чтобы проверить HDL-код, сгенерированный с HDL Coder™

Когда вы генерируете HDL-код с помощью HDL Coder, инструменты предоставляют возможности для автоматической верификации сгенерированного кода против источника проект Simulink® или MATLAB®. Используйте HDL Workflow Advisor, чтобы провести вас по генерации кода и верификации. Смотрите Начало работы с HDL Workflow Advisor (HDL Coder) и Сгенерируйте Испытательный стенд и Включите Покрытие кода Используя HDL Workflow Advisor (HDL Coder).

Можно сгенерировать четыре вида испытательных стендов для верификации сгенерированного кода: симуляция HDL, cosimulation, FPGA в цикле (FIL) или компонент DPI. Последние три испытательных стенда обеспечиваются, когда у вас есть лицензия HDL Verifier™. Смотрите Выбирают Test Bench for Generated HDL Code (HDL Coder).

Темы

Cosimulation

Автоматическая верификация сгенерированного HDL-кода от Simulink

Проверьте сгенерированный HDL-код с помощью сгенерированной cosimulation модели.

Автоматическая верификация сгенерированного HDL-кода из MATLAB

Проверьте сгенерированный HDL-код с помощью сгенерированного cosimulation скрипта.

FPGA в цикле

Симуляция FIL с HDL Workflow Advisor для Simulink

Сгенерируйте FPGA в модели цикла использование HDL Workflow Advisor.

Симуляция FIL с HDL Workflow Advisor для MATLAB

Сгенерируйте FPGA в Системе цикла object™ и испытательный стенд с помощью HDL Workflow Advisor.

Система компонент DPI Verilog

Проверьте проект HDL Используя испытательный стенд SystemVerilog DPI

В этом примере показано, как использовать испытательный стенд SystemVerilog DPI для верификации HDL-кода, где большой набор данных требуется.

Комбинация нескольких типов испытательного стенда

Проверьте комбинацию рукописного и сгенерированного HDL-кода

Этот пример использует HDL cosimulation и FPGA в цикле (FIL) симуляция, чтобы проверить проект HDL, включающий сгенерированный и устаревший HDL-код.

Cosimulation и FPGA в цикле в рабочем процессе MATLAB к HDL

В этом примере показано, как проверить сгенерированный HDL-код с помощью HDL Cosimulation и FPGA в цикле как шаги в рабочем процессе генерации HDL-кода для MATLAB к HDL.

Проверьте алгоритм обнаружения ребра Sobel в рабочем процессе MATLAB к HDL

В этом примере показано, как сгенерировать HDL-код из проекта MATLAB, реализующего алгоритм обнаружения ребра Sobel.

Сопутствующая информация

Для просмотра документации необходимо авторизоваться на сайте