Сформированное IP-ядро процессора глубокого обучения (DL) является стандартным IP-ядром интерфейса AXI, которое содержит:
Подчиненный интерфейс AXI для программирования IP-ядра процессора DL.
Главные интерфейсы AXI для доступа к внешней памяти целевой платы.
Чтобы создать ядро IP процессора DL, используйте рабочий процесс создания ядра HDL Coder™ IP. Сформированное ядро IP содержит стандартный набор регистров и сформированный отчет о ядре IP. Дополнительные сведения см. в разделе Карта регистров процессоров Deep Learning
IP-ядро процессора DL считывает входные данные из внешней памяти и передает выходные данные во внешнюю память. Распределение буфера внешней памяти вычисляется компилятором на основе размера сети и конструкции оборудования. Дополнительные сведения см. в разделе Использование выходных данных компилятора для системной интеграции.
Входные и выходные данные, хранящиеся во внешней памяти в заданном формате. Дополнительные сведения см. в разделе Формат данных внешней памяти.