Во время создания пользовательского процессора создаются AXI4 подчиненные регистры, позволяющие MATLAB ® или другим ведущим устройствам управлять и программировать IP-ядро процессора глубокого обучения (DL ).
Ядро IP процессора DL генерируется с использованием потока операций генерации ядра HDL Coder™ IP. Сформированное ядро IP содержит стандартный набор регистров. Дополнительные сведения см. в разделе Пользовательское поколение ядра IP (кодер HDL).
Полный список смещений регистров см. в разделе Register Address Mapping таблица в сформированном отчете IP-ядра процессора глубокого обучения (DL).
Образ содержит все регистры AXI4, созданные во время генерации ядра IP.
