Использование ресурсов ОЗУ в конструкции FPGA с использованием HDL Coder™.

Используйте оптимизацию потоковой передачи на уровне подсистемы в кодере HDL.

Используйте оптимизацию совместного использования уровня подсистемы в кодере HDL.

Как HDL Coder™ управляет выполнением операций в контексте конвейеризации тактовой частоты. По умолчанию, если совместное использование ресурсов применяется в области конструкции, работающей с самой высокой базовой частотой дискретизации, то синтезируется локальная многоскоростная архитектура, как описано в разделе Совместное использование ресурсов для оптимизации области. Если совместно используемые ресурсы работают с более медленной частотой дискретизации и включена конвейеризация тактовой частоты, то генератор кода синтезирует односкоростную архитектуру, которая описана в этом примере.

Улучшите возможности совместного использования ресурсов для оптимизации конструкции модели путем внесения определенных изменений в конструкцию. Совместное использование ресурсов - это оптимизация кодера HDL, которая улучшает использование области в конструкции целевого устройства FPGA. Оптимизация идентифицирует несколько функционально эквивалентных ресурсов и заменяет их одним ресурсом. Дополнительные сведения см. в разделе Общий доступ к ресурсам.

Автоматическое определение и замена повторяющихся шаблонов с помощью приложения Clone Detector App. Следовательно, это также улучшает возможности оптимизации модели с помощью совместного использования ресурсов. Clone Detector App восстанавливает модели путем идентификации клонов в конструкции и замены клонов ссылками на блоки подсистем в библиотеке. В этом примере используется модель, которая уже была изменена для оптимального совместного использования ресурсов с помощью приложения детектора клонов. Дополнительные сведения об этих изменениях см. в разделе «Улучшение совместного использования ресурсов с модификациями конструкции».