На этой странице описываются параметры конфигурации, находящиеся на вкладке Создание кода HDL > Оптимизация > Общие диалогового окна Параметры конфигурации. Используя параметры в этом разделе, можно уменьшить использование области на целевом устройстве путем торговли блоками RAM для регистров. Параметры определяют необходимость сопоставления регистров конвейера в сгенерированном коде с RAM и минимальный размер RAM для сопоставления с блоками RAM в FPGA.
Отображение регистров конвейера в сгенерированном коде HDL в ОЗУ. Определенные оптимизации скорости или области, такие как конвейерная обработка и совместное использование ресурсов, или определенные реализации блоков, которые вы указываете, могут вставлять регистры конвейера в сгенерированный код HDL. Можно сохранить область на целевом устройстве, сопоставив эти регистры конвейера с оперативной памятью.
По умолчанию: Откл.
На Отображение регистров конвейера в сгенерированном коде HDL в ОЗУ. Для преобразования этих регистров в блочные RAM размер RAM должен быть больше или равен пороговому значению отображения RAM в битах. Размер ОЗУ - это длина задержки продукта * Длина слова * Длина вектора * Комплексная длина.
ПрочьНе сопоставляйте регистры конвейера в сгенерированном коде HDL с ОЗУ.
Свойство:
MapPipelineDelaysToRAM |
| Текст: символьный вектор |
Значение:
'on' | 'off' |
По умолчанию:
'off' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Например, можно включить MapPipelineDelaysToRAM при создании кода HDL для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdl функция.
makehdl('sfir_fixed/symmetric_fir', ... 'MapPipelineDelaysToRAM','on')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdl.
hdlset_param('sfir_fixed','MapPipelineDelaysToRAM','on') makehdl('sfir_fixed/symmetric_fir')
Укажите минимальный размер ОЗУ в битах для сопоставления с блоками ОЗУ. Генератор кода определяет, использовать ли регистры или ресурсы ОЗУ в FPGA, сравнивая размер ОЗУ вашей конструкции с заданным порогом отображения ОЗУ.
По умолчанию: 256
Порог отображения ОЗУ должен быть целым числом, большим или равным нулю. HDL Coder™ использует пороговое значение для определения необходимости отображения следующих элементов в блок RAM вместо регистров:
Блоки задержки
Постоянные массивы в функциональных блоках MATLAB
Свойство:
RAMMappingThreshold |
| Тип: целое число |
| Значение: целое число, большее или равное 0 |
| По умолчанию: 256 |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Для просмотра значения свойства используйте hdlget_param.
Например, можно задать RAMMappingThreshold кому 1024 при создании кода HDL для symmetric_fir подсистема внутри sfir_fixed с использованием любого из этих методов.
Передать свойство в качестве аргумента makehdl функция.
makehdl('sfir_fixed/symmetric_fir', ... 'RAMMappingThreshold','1024')
При использовании hdlset_param, можно задать параметр в модели, а затем создать код HDL с помощью makehdl.
hdlset_param('sfir_fixed','RAMMappingThreshold','1024') makehdl('sfir_fixed/symmetric_fir')