Начало работы с кодером HDL

HDL Coder™ генерирует портативный синтезируемый код VHDL ® и ^Verilog ® из функций ^MATLAB ®, моделей ^Simulink ® и диаграмм ^Stateflow ®. Сгенерированный код HDL может использоваться для программирования FPGA или прототипирования и проектирования ASIC.

HDL Coder предоставляет консультанта по рабочим процессам, который автоматизирует программирование Xilinx ®, ^Microsemi ® и ^Intel ® FPGA. Вы можете управлять архитектурой и внедрением HDL, выделять критические пути и создавать оценки использования аппаратных ресурсов. Кодер HDL обеспечивает прослеживаемость между моделью Simulink и генерируемым кодом Verilog и кодом VHDL, обеспечивая проверку кода для приложений с высокой целостностью, соответствующих DO-254 и другим стандартам.

Поддержка отраслевых стандартов обеспечивается комплектом сертификации МЭК (для ISO 26262 и МЭК 61508).

Обучающие программы

• Создание модели Simulink, совместимой с HDL
  

  Создайте модель и проверьте совместимость для генерации кода HDL.

• Создание кода HDL на основе модели Simulink
  

  Создание кода VHDL и Verilog из моделей Simulink.

• Проверка сгенерированного кода HDL из модели Simulink
  

  Создайте тестовый стенд HDL для проверки кода VHDL или Verilog.

• Генерация кода HDL и синтез FPGA из модели Simulink
  

  Создайте код и синтезируйте дизайн Simulink на целевом FPGA.

Сведения о создании кода HDL

• Основной рабочий процесс создания кода HDL
  

  Рабочий процесс для генерации кода HDL и синтеза FPGA из алгоритмов MATLAB и Simulink.

• Формирование сигналов синхросигналов в кодере HDL
  

  Как кодер HDL генерирует сигналы синхронизации, сброса и включения синхронизации в коде HDL.

Характерные примеры

Генерация базового кода HDL и синтез FPGA от MATLAB

Создайте проект Coder™ HDL, создайте код для проекта MATLAB и синтезируйте код HDL. В этом примере выполняется следующее:

Открыть сценарий

Проектирование системы с генерацией кода HDL от MATLAB и Simulink

Создание функционального блока MATLAB из проекта MATLAB ® для моделирования системы, генерации кода и программирования FPGA в Simulink ®.

Открыть сценарий

Видео

Обзор кодера HDL
Создание кода VHDL и Verilog для проектов FPGA и ASIC с использованием кодера HDL

Использование Simulink для развертывания алгоритма MATLAB на FPGA или ASIC
Узнайте, как использовать алгоритм MATLAB DSP с помощью Simulink, Fixed-Point Designer и HDL Coder, а также использовать FPGA или ASIC