Можно создать код HDL из модели с блоками Simulink ® и Altera ® DSP Builder Advanced с помощью подсистем Altera DSP Builder (DSPB).
Использование блоков Simulink и Altera в модели обеспечивает следующие преимущества.
Единая платформа для комбинированного моделирования, генерации и синтеза Simulink и Altera DSP Builder.
Целевое формирование кода: Altera DSP Builder генерирует код из блоков Altera; HDL Coder™ генерирует код из блоков Simulink.
Оптимизация площади кодера HDL и скорости для компонентов Simulink.
Для создания кода необходимо сгруппировать блоки Altera в одну или несколько подсистем Altera DSP Builder (DSPB). Подсистема DSPB может содержать иерархию подсистем.
Для генерации кода из подсистемы Altera DSP Builder необходимо использовать Quartus II 13.0 или более поздней версии.
Подсистема DSPB является блоком подсистемы с:
Для архитектуры установлено значение Module.
Допустимая конструкция расширенного блоксета DSP Builder, включая блок устройства верхнего уровня и блоки расширенного DSP Builder, как определено в документации Altera DSP Builder.
Создайте дизайн расширенного набора блоков Altera DSP Builder, как определено в документации Altera DSP Builder.
Создайте подсистему, содержащую расширенный блоксет Altera DSP Builder, и установите для ее архитектуры значение Module.
Пример создания кода HDL для подсистемы Altera DSP Builder см. в разделе Использование расширенного блоксета Altera DSP Builder с кодером HDL.
Подсистемы DSPB должны либо работать с базовой скоростью подсистемы DUT, либо могут использоваться пользовательские часы.
Определение базовой скорости подсистемы DUT может быть итеративным процессом. Оптимизация области, такая как отображение ОЗУ или совместное использование ресурсов, может привести к тому, что кодер HDL будет выполнять избыточную выборку частей конструкции, оптимизированных для области. Поэтому начальная базовая скорость подсистемы DUT может отличаться от конечной базовой скорости, и вы можете не знать базовую скорость модели, пока не создадите код.
Чтобы определить базовую скорость модели, итеративно создавайте код, пока модель не сойдется на базовой скорости:
Создайте код для подсистемы DUT, содержащей подсистему DSPB.
Если кодер HDL выдает сообщение об ошибке, указывающее, что скорость передачи данных в подсистеме DSPB ниже базовой скорости, измените входные данные подсистемы DSPB таким образом, чтобы подсистема DSPB работала с базовой скоростью, указанной в сообщении.
Например, можно вставить блок Upsample.
Повторяйте эти действия до тех пор, пока скорость подсистемы DSPB не будет соответствовать базовой скорости.
Для предоставления пользовательских часов для подсистемы DSPB:
В помощнике по рабочим процессам HDL в меню «Создание кода HDL» > «Параметры создания кода» > «Дополнительные параметры» > «Входные данные часов» выберите «Несколько».
В сгенерированном коде HDL подключите пользовательские часы к входным портам часов DUT, соответствующим часам подсистем DSPB.
Создание кода для подсистем Altera DSP Builder (DSPB) имеет следующие ограничения:
Подсистема DUT не может быть подсистемой DSPB.
Подсистемы DSPB должны работать с базовой скоростью модели Simulink. Для определения базовой скорости может потребоваться итерационная генерация кода, поскольку оптимизация области может привести к локальной многоточечности. См. раздел Определение требований к синхронизации для подсистем Altera DSP Builder для рабочего процесса.
Блоки Altera с интерфейсами шины не поддерживаются.
Altera DSP Builder не генерирует код Verilog ®.
Несоответствия при моделировании испытательного стенда могут возникнуть, поскольку сравнение данных Simulink не учитывает действительные сигналы Altera. Пример и обходной путь см. в разделе Использование усовершенствованного блоксета Altera DSP Builder с кодером HDL.