Документация

Код HDL, сгенерированный с помощью double или single типы данных могут использоваться для моделирования, но не синтезируются.

При наличии типов данных с плавающей запятой для создания синтезируемого кода HDL используйте:

logical

Числа фиксированных точек с наклоном (не равным 1,0) и смещением (не равным 0,0) не поддерживаются.

Максимальный размер слова для чисел с фиксированной точкой составляет 128 бит.

Максимальное допустимое число векторных элементов равно 2 ^ 32.

Перед подстрочным индексом переменная должна быть полностью определена.

{N, M}

Матрицы поддерживаются в теле алгоритма конструирования, но не поддерживаются в качестве входных данных для функции конструирования верхнего уровня.

Не используйте матрицы в тестовом инструменте.

Массивы структур не поддерживаются.

Для рабочих процессов FPGA «под ключ» и IP Core Generation структуры поддерживаются в теле алгоритма проектирования, но не поддерживаются в качестве входных данных для функции проектирования верхнего уровня.

Значения перечисления должны монотонно увеличиваться.

Если целевым языком является Verilog ®, все имена членов перечисления должны быть уникальными в конструкции.

Перечисления на портах DUT верхнего уровня не поддерживаются следующими рабочими процессами или методами проверки: