Сопоставление семантики Stateflow ® с реализацией HDL имеет следующие требования:
Требование 1: Аппаратные решения требуют разделения функций вывода и обновления состояния.
Требование 2: HDL является параллельным языком. Для достижения цели битового моделирования выполнение должно быть в порядке.
Чтобы удовлетворить Требованию 1, FSM кодируется в HDL как два параллельных блока, которые выполняются при различных условиях. Один блок оценивает условия перехода, вычисляет выходные данные и вычисляет переменные следующего состояния. Другой блок обновляет переменные текущего состояния из доступного следующего состояния и выполняет фактические переходы состояний. Этот второй блок активируется только на границе триггера тактового сигнала или асинхронного сигнала сброса.
Последовательная семантика потока состояний соответствует последовательным операторам HDL, а локальные переменные диаграммы в области действия функции - переменным VHDL ® в области действия процесса. В VHDL назначение переменных является последовательным. Поэтому операторы в функции Stateflow, использующей локальные переменные, могут сопоставляться с операторами в процессе VHDL, использующем соответствующие переменные. Назначения VHDL выполняются в том же порядке, что и назначения в функции Stateflow.
Просмотр последовательности (поток состояний) | Таблица перехода состояний (поток состояний) | Таблица истинности (поток состояний)