Exponenta Banner
exponenta event banner

Сбор данных FPGA

Сбор данных о сигналах из активного FPGA

Используйте функцию сбора данных FPGA для наблюдения за сигналами от проекта во время его работы на FPGA. Эта функция захватывает окно данных сигнала из FPGA и возвращает данные в MATLAB ® или Simulink ®. Для регистрации сигналов HDL Verifier™ генерирует ядро IP, которое необходимо интегрировать в проект HDL и развернуть в FPGA вместе с остальной частью проекта. HDL Verifier также создает приложение, системную object™ и модель Simulink, которые взаимодействуют с FPGA и возвращают данные в MATLAB или Simulink.

Для сбора данных FPGA:

  1. Создание настраиваемых компонентов и ядра IP. Укажите имена и размеры портов для созданного IP-адреса. Эти порты подключаются к сигналам, которые вы хотите захватить, и сигналам, которые вы хотите использовать в качестве триггеров, чтобы контролировать, когда происходит захват.

  2. Интеграция сгенерированного IP-адреса в конструкцию FPGA и развертывание конструкции на плате FPGA. Этот шаг автоматизирован при использовании помощника по рабочим процессам HDL.

  3. Используйте созданное приложение, системный объект или модель Simulink для сбора данных для анализа, проверки или отображения. Можно настроить условие триггера для управления при захвате.

Для использования этой функции необходимо загрузить пакет аппаратной поддержки для платы FPGA. Дополнительная документация по этой функции включена в комплект поставки пакета поддержки. См. документацию по пакетам поддержки:

Сведения о загрузке пакетов поддержки см. в разделе Загрузка пакета поддержки платы FPGA.

Темы

Документооборот сбора данных

Высокоуровневый рабочий процесс для сбора сигнальных данных из конструкции, запущенной в FPGA.

Характерные примеры

Debug IP Core Using FPGA Data Capture

Отладка ядра IP с помощью функции сбора данных FPGA

Отладочный кодер HDL создал ядро IP с помощью функции FPGA Data Capture программы HDL Verifier.

Открыть сценарий
Read Temperature Sensor Data From Xilinx FPGA Board Using FPGA Data Capture

Считывание данных датчика температуры с платы Xilinx FPGA с помощью функции сбора данных FPGA

Используйте функцию захвата данных FPGA с существующим кодом HDL для считывания внутренних сигналов FPGA. Мы начинаем с существующей конструкции FPGA, которая реализует Xilinx XADC IP для считывания данных датчика температуры на кристалле. XADC IP предоставляет интерфейс порта динамической реконфигурации (DRP) для чтения и записи внутренних регистров. Эта конструкция FPGA содержит простую логику, считывающую регистр датчика температуры из XADC IP. Чтобы получить показания температуры для дальнейшего анализа, мы используем функцию FPGA Data Capture для считывания необработанных данных датчика в рабочую область MATLAB. Затем MATLAB преобразует исходные температурные данные в значимое число по Цельсию.

Stream Audio Signal from Intel FPGA Board Using ready-to-capture Signal

Потоковая передача аудиосигнала с платы Intel FPGA с использованием сигнала готовности к захвату

Используйте ready для захвата сигнала в FPGA Data Capture с существующим кодом HDL для считывания потоковых сигналов FPGA. Этот пример начинается с существующей конструкции FPGA, которая реализует встроенный аналого-цифровой преобразователь (ADC) для выборки аудиосигнала. ADC IP предоставляет подчиненный интерфейс Avalon Memory Mapped (MM) для управления и потоковый интерфейс Avalon для вывода данных. Существующий пример содержит простой главный компьютер Avalon MM для запуска ADC. Функция FPGA Data Capture используется для сбора выходных данных ADC из потокового интерфейса Avalon и их потоковой передачи в рабочую область MATLAB.

Документация по верификатору HDL

Поддержка