Мастер MATLAB AXI

Доступ к ведомой памяти AXI на плате FPGA от MATLAB ®

Доступ к расположениям встроенной памяти из MATLAB с использованием ведущего IP-адреса MATLAB AXI в конструкции FPGA и aximaster объект. Объект подключается к IP через кабели JTAG, PCI Express или Ethernet и позволяет выполнять команды чтения и записи в подчиненные ячейки памяти из командной строки MATLAB.

Для использования этой функции необходимо загрузить пакет аппаратной поддержки для платы FPGA. Дополнительная документация по этой функции включена в комплект поставки пакета поддержки. См. документацию по пакету поддержки:

MATLAB AXI Master (пакет поддержки HDL Verifier для системных плат Intel FPGA)
MATLAB как мастер AXI (пакет поддержки HDL Verifier для плат Xilinx FPGA)

Сведения о загрузке пакетов поддержки см. в разделе Загрузка пакета поддержки платы FPGA.

Темы

Настройка для MATLAB AXI Master

Высокоуровневые шаги для доступа к памяти на плате FPGA из MATLAB.

Характерные примеры

Access FPGA External Memory Using MATLAB as AXI Master

Доступ к внешней памяти FPGA с использованием MATLAB в качестве ведущего устройства AXI

Используйте MATLAB в качестве AXI Master для доступа к внешним запоминающим устройствам DDR, подключенным к FPGA. В FPGA имеется контроллер памяти Xilinx DDR, созданный для доступа к памяти DDR. Этот контроллер памяти обеспечивает AXI4 подчиненный интерфейс для операций чтения и записи другими компонентами FPGA. Функция MATLAB as AXI Master предоставляет ведущий компонент AXI, который может использоваться для доступа к любым ведомым IP AXI в FPGA.

IP Core Generation Workflow With Ethernet Based MATLAB as AXI Master: Arrow DECA MAX 10 FPGA Evaluation Kit

Рабочий процесс генерации IP Core с использованием Ethernet MATLAB в качестве мастера AXI: Комплект для оценки Arrow DECA MAX 10 FPGA

Использование Ethernet основывал MATLAB как IP Владельца AXI от HDL Verifier™, чтобы получить доступ к HDL Coder™, произвело регистры. MATLAB как AXI Master обеспечивает доступ к регистрам FPGA непосредственно из MATLAB. Конструкция FPGA реализована на оценочном комплекте Arrow DECA MAX 10 FPGA.

Документация по верификатору HDL

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.