Exponenta Banner
exponenta event banner

Зарегистрировать канал

Временная модель для передачи значений регистров

развернуть все на странице
  • Библиотека:

  • Блоксеть/память SoC

  • Register Channel block

Описание

Блок канала регистров обеспечивает модель синхронизации для передачи значений регистров между процессором и аппаратной логикой. Канал регистров представляет путь передачи данных между процессором и IP-адресом оборудования через общую шину конфигурации. Настройте блок так, чтобы он включал один или несколько регистров, и настройте направление для каждого регистра как записанное, если процессор записывает в него, или считывание, если процессор считывает из него.

Порты

Вход

развернуть все

Каждому регистру назначается пара портов: вход и выход. Можно настроить процессор в качестве устройства записи или устройства чтения. Если регистр является регистром считывания, то вход поступает со стороны аппаратных средств (HW). Если регистр является регистром записи, то входные данные поступают со стороны программного обеспечения (SW). По умолчанию N-й порт регистра называется regN. Имя регистра можно изменить, щелкнув Изменить (Edit) в диалоговом окне Регистры (Regists).

Зависимости

Количество входных портов зависит от количества регистров в таблице регистров.

Продукция

развернуть все

Каждому регистру назначается пара портов: вход и выход. Можно настроить процессор в качестве устройства записи или устройства чтения. Если регистр сконфигурирован как регистр считывания, то выходные данные поступают на сторону программного обеспечения (ПО). Если регистр является регистром записи, то выходной сигнал поступает на аппаратную (HW) сторону. По умолчанию N-й порт регистра называется regN. Имя регистра можно изменить, щелкнув Изменить (Edit) в диалоговом окне Регистры (Regists).

Зависимости

Количество выходных портов зависит от количества регистров в таблице регистров.

Параметры

развернуть все

Этот параметр включает таблицу, в которой каждая из его строк соответствует регистру в IP-адресе. Измените таблицу, чтобы добавить или изменить конфигурацию регистра, до 32 регистров.

Для каждого регистра можно изменить следующие значения:

  • Имя регистра - укажите имя регистра. Это приводит к изменению портов ввода и вывода для этого регистра.

  • Направление - Выбрать write если процессор записывает регистр. Выбирать read если процессор считывает регистр.

  • Тип данных - выберите тип данных для регистра. Поддерживаемые типы данных:

    • single

    • int8

    • uint8

    • int16

    • uint16

    • int32

    • int64

    • uint32

    • uint64

    • boolean

    • fixdt(1,16,0)

    • fixdt(1,16,2^0,0)

    • fixed point

  • Размер (Dimension) - выберите размер вектора регистра. Значение по умолчанию - 1.

Это время выборки представляет период синхронизации на стороне аппаратных средств. Укажите время смещения, введя двухэлементный вектор для дискретных блоков или конфигурируемых подсистем. Первый элемент является временем выборки, а второй элемент - временем смещения. Например, запись [1,0 0,1] задает время выборки 1,0 секунды со смещением 0,1 секунды. Если смещение не указано, смещение по умолчанию равно нулю.

Когда значение равно -1блок наследует значение времени выборки из модели.

Примечание

Если для параметра Direction (Направление) регистра установлено значение Write, это подразумевает, что программное обеспечение является устройством записи, а аппаратные средства являются устройством считывания, но время выборки записи регистра определяет время выборки сигнала на стороне аппаратных средств.

Примеры модели

Streaming Data from Hardware to Software

Потоковая передача данных с оборудования на программное обеспечение

Представляет систематический подход к проектированию пути передачи данных между аппаратной логикой (FPGA) и встроенным процессором с использованием SoC Blockset. Приложения часто разделяются между аппаратной логикой и встроенным процессором на устройстве системы на кристалле (SoC) для удовлетворения требований к пропускной способности, задержке и обработке. Вы разработаете и смоделируете все приложение, включающее алгоритмы FPGA и процессора, интерфейс памяти и планирование задач в соответствии с требованиями системы. Затем будет выполнена проверка конструкции на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Расширенные возможности

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

| |

Темы

Представлен в R2019a

Документация по набору блоков SoC

Поддержка