Контроллер памяти

Арбитражное разбирательство транзакций памяти для одного или нескольких блоков канала памяти

Библиотека:
Блоксеть/память SoC

Описание

Блок контроллера памяти выполняет арбитраж между хозяевами и предоставляет им уникальный доступ к общей памяти. Настройте этот блок для поддержки нескольких каналов с различными протоколами арбитража. Блок контроллера памяти также предназначен для регистрации и отображения данных о производительности, что позволяет отладить и понять производительность системы во время моделирования.

На следующем рисунке показана реализация блока контроллера памяти.

Числа в изображении представляют различные стадии задержки блока.

Запрос пакета поступает в блок.
Запрос может быть отложен арбитражем до тех пор, пока ему не будет предоставлен доступ к шине.
Если для модели требуется дополнительная задержка перед началом первого переноса, установите это значение в поле Запрос для первого переноса (в часах).
Задержка выполнения пакета вычисляется по размеру пакета, ширине данных, тактовой частоте и значению снижения полосы пропускания (%).
Если в модели требуется задержка от завершения пакета до выдачи ответа пакета каналу, установите это значение в поле Last transfer to transaction complete (в часах).

Контроллер памяти имеет внутреннее состояние, которое отображается при использовании Logic Analyzer для просмотра метрик моделирования и выполнения. Значения состояния:

BurstRequest: Запрос пакета поступает в блок.
BurstExecuting: Выполняется пакет.
BurstDone: Выполняется пакет.
BurstComplete: Пакет завершен, и сигнал burstDone посылается ведущему устройству.

Сведения о визуализации задержек контроллера памяти см. в разделе Графики задержек контроллера памяти.

Ограничения

Если арбитраж Interconnect установлен в Round Robinмодель не поддерживает пошаговое моделирование. Дополнительные сведения о степпинге моделирования см. в разделе Степпер моделирования.

Порты

Вход

развернуть все

`burstReqN` - Запрос на доступ к памяти
скаляр

Этот порт получает запросы на доступ к памяти в виде сообщений. Подключите этот входной порт к одному из портов сообщения запроса пакета (wrBurstReq или rdBurstReq) из блока генератора трафика канала памяти или памяти. Дополнительные сведения о сообщениях см. в разделе Сообщения.

Число burstReqN входные порты определяются параметром Number of master. burstReqN представляет Nтый входной порт.

Типы данных: BurstRequest2BusObj

Продукция

развернуть все

`burstDoneN` - Сигнал в сторону ведущего
скаляр

После предоставления главному устройству доступа к памяти и завершения пакетной транзакции этот порт посылает сообщение о завершении транзакции. Затем доступ к памяти предоставляется следующему ведущему устройству согласно арбитражной схеме. Дополнительные сведения о сообщениях см. в разделе Сообщения.

Количество выполненных операций burstDoneN выходные порты определяются параметром Number of master. burstDoneN представляет Nтый входной порт

Типы данных: BurstRequest2BusObj

Параметры

развернуть все

`Hardware board` - Просмотр или изменение текущих параметров оборудования
имя текущей платы аппаратных средств

Это свойство доступно только для чтения.

Этот параметр отображает ссылку на выбранную плату аппаратных средств. Щелкните ссылку, чтобы открыть параметры конфигурации, и измените настройки или выберите другую плату.

Дополнительные сведения о параметрах конфигурации контроллера памяти см. в документе FPGA design (mem controllers).

Главный

`Number of masters` - Количество ведущих, подключенных к этому контроллеру
`2` (по умолчанию) | положительное целое число

Установите этот параметр для создания соответствующего интерфейса и укажите, сколько хозяев подключено к памяти.

Расширенный

`Interconnect arbitration` - Арбитражная политика
`Round robin` (по умолчанию) | `Fixed port priority`

Установите политику арбитража для блока межсоединений памяти. Когда несколько хозяев запрашивают доступ к памяти, политика определяется значением этого параметра.

Round robin устанавливает справедливый арбитраж на основе времени последнего обслуживания.
Fixed port priority устанавливает фиксированный приоритет burstReq1, burstReq2, burstReq3 и так далее, где burstReq1 получает наивысший приоритет.

`Use hardware board settings` - Использовать параметры реализации аппаратных средств из параметров конфигурации
`off` (по умолчанию) | `on`

Выберите этот параметр, чтобы использовать те же настройки для всей модели, которые заданы в параметрах конфигурации. Снимите этот параметр, чтобы настроить параметры этого контроллера памяти. При использовании пользовательских настроек значения по-прежнему проверяются на соответствие аппаратным ограничениям. Дополнительные сведения см. в разделе Проектирование FPGA (контроллеры mem).

`Bandwidth` - Пропускная способность для транзакций к внешней памяти
скаляр

Это свойство доступно только для чтения.

Это значение показывает расчетную полосу пропускания между контроллером памяти и внешней памятью. Вычисляется как частота (МГц), умноженная на ширину данных (биты).

`Frequency (MHz)` - Тактовая частота контроллера, МГц
`200` (по умолчанию) | скаляр

Тактовая частота шины, используемой для управления взаимодействием с внешней памятью. Частота контроллера определяет общую пропускную способность системы для внешней памяти, которая должна быть разделена между всеми ведущими в модели.