M-PSK Demodulator Baseband

Демодулируйте PSK-модулированные данные

Библиотека:
Communications Toolbox/Модуляция/Цифровая модуляция основной полосы/PM
Поддержка HDL-кода Communications Toolbox/Модуляция/PM

Описание

Блок M-PSK Demodulator Baseband демодулирует представление основной полосы сигнала с модуляцией PSK. Порядок модуляции, M, эквивалентен числу точек в сигнальном созвездии и определяется параметром M-ary number. Блок принимает скаляр или вектор-столбец входных сигналов.

Порты

Вход

расширить все

`Port_1` - Входной сигнал
скалярный вектор |

Input port, принимающий представление основной полосы сигнала с модуляцией PSK.

Выход

расширить все

`Port_1` - Выходной сигнал
скалярный вектор |

Выходной сигнал, возвращенный в виде скаляра или вектора. Выходы являются демодулированной версией PSK-модулированного сигнала.

Типы данных: single | double | fixed point

Параметры

расширить все

`M-ary number` - Порядок модуляции созвездия PSK
`8` (по умолчанию) | скаляром

Задайте порядок модуляции как положительную целую степень двойки.

Пример: 2 | 16

`Output type` - Тип данных выходного сигнала
`Integer` (по умолчанию) | `Bit`

Задайте элементы входного сигнала в виде целых чисел или бит. Если Output type Bit, количество выборок в систему координат является целым числом, кратным количеству бит на символ, _log2 (M).

`Decision type` - Выход демодулятора
`Hard decision` (по умолчанию) | `Log-likelihood ratio` | `Approximate log-likelihood ratio`

Укажите выход демодулятора, чтобы быть жестким решением, логарифмическим отношением логарифмической правдоподобности (LLR) или приблизительным LLR. LLR и приблизительные выходы LLR используются с декодерами ошибок, которые поддерживают входы мягкого решения, такие как Viterbi decoder, для достижения наилучшего решения. Этот параметр доступен, когда Output type Bit.

См. Фазовую модуляцию для получения подробной информации об алгоритме. Значения выхода для Log-likelihood ratio и Approximate log-likelihood ratio типы принятия решений имеют совпадающий тип данных, что и входные значения

`Noise variance source` - Источник отклонения шума
`Dialog` (по умолчанию) | `Port`

Укажите источник оценки отклонения шума. Этот параметр доступен, когда Decision type Log-likelihood ratio или Approximate log-likelihood ratio.

Чтобы задать отклонение шума из диалогового окна, выберите Dialog.
Чтобы ввести отклонение шума от порта входа, выберите Port.

`Noise variance` - Оценка отклонения шума
`1` (по умолчанию) | положительная скалярная величина

Задайте оценку отклонения шума как положительную скалярную величину. Этот параметр доступен, когда Noise variance source Dialog.

Этот параметр настраивается во всех режимах симуляции. Если вы используете Simulink^® Coder™ быстрой симуляции (RSIM), чтобы создать исполняемый файл RSIM, тогда можно настроить параметр, не перекомпилируя модель. Избегание перекомпиляции полезно для симуляций Монте-Карло, в которых вы запускаете симуляцию несколько раз (возможно, на нескольких компьютерах) с разным количеством шума.

Примечание

Точный алгоритм LLR вычисляет экспоненциалы с помощью арифметики конечной точности. Расчет экспоненциалов с очень большими положительными или отрицательными величинами может привести:

Inf или -Inf если отклонение шума очень большое значение
NaN если и отклонение шума, и степень сигнала являются очень маленькими значениями

Когда выход возвращает любое из этих значений, попробуйте использовать приблизительный алгоритм LLR, потому что он не вычисляет экспоненциалов.

`Constellation ordering` - Отображение символов
`Gray` (по умолчанию) | `Binary` | `User-defined`

Задайте, как целое число или группа бит _log2 (M) сопоставлена с соответствующим символом.

Когда Constellation ordering установлено на Grayсимвол выхода преобразуется во входной сигнал с помощью сигнального созвездия с кодировкой Грея.
Когда Constellation ordering установлено на Binary, смодулированный символ - exp (jϕ + j2πm/M), где ϕ - смещение фазы в радианах, m - выход целого числа, таким образом, что 0 ≤ <reservedrangesplaceholder1> ≤ M - 1, и M является порядком модуляции.
Когда Constellation ordering User-defined, задайте вектор размера M, который имеет уникальные значения целого числа в область значений [0, M -1]. Первый элемент этого вектора соответствует точке созвездия, имеющей значение e^jϕ с последующими элементами, идущими против часовой стрелки.

Пример: [0 3 2 1]

`Constellation mapping` - Пользовательское отображение символов
`[0:7]` (по умолчанию) | вектор

Задайте порядок, в котором входные целые числа сопоставлены с выходными целыми числами. Параметр доступен, когда Constellation ordering User-defined, и должен быть строка или вектор-столбец размера M имеющим уникальные значения целым числом в область значений [0, M - 1].

Первый элемент этого вектора соответствует точке созвездия под углом 0 + Phase offset с последующими элементами, идущими против часовой стрелки. Последний элемент соответствует точке созвездия -2π/M + Phase offset.

`Phase offset (rad)` - Смещение фазы в радианах
`pi/8` (по умолчанию) | скаляром

Задайте в радианах смещение фазы начального созвездия как действительный скаляр.

Пример: pi/4

`Output data type` - Тип выходных данных
`Inherit via internal rule` (по умолчанию) | `Smallest unsigned integer` | `double` | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32`

Укажите тип данных демодулированного выходного сигнала.

Примеры моделей

Модулируйте и демодулируйте 8-PSK сигнал

Используйте кнопку Открыть модель, чтобы открыть doc_8psk_model модель. Модель генерирует сигнал 8-PSK, применяет белый шум, отображает полученную диаграмму созвездия и вычисляет статистику ошибок.

Характеристики блоков

Типы данных	`Boolean` \| `double` \| `фиксированную точку^[a]^[b]^[c]` \| `integer` \| `single`
Многомерные сигналы	`no`
Сигналы переменного размера	`yes`
^[a] M = только 2, 4, 8. ^[b] Входы с фиксированной точкой должны быть подписаны. ^[c] При выборе ASIC/FPGA на панели аппаратной реализации выводится ufix (1) для битовых выходов и ufix (ceil (log2 (M))) для целочисленных выходов.

Алгоритмы

расширить все

BPSK

Следуют схемы демодуляции сигналов BPSK с твердым решением.

Диаграмма сигнала демодулятора BPSK с жестким решением для тривиального смещения фазы (кратного

Схема сигнала демодулятора BPSK с плавающей точкой с жестким решением для смещения нетривиальной фазы

Схема сигнала фиксированной точки демодулятора BPSK с жестким решением для смещения нетривиальной фазы

QPSK

Следуют схемы демодуляции сигналов QPSK с твердым решением.

Схема сигнала демодулятора QPSK с жестким решением для тривиального смещения фазы (нечетное число, кратное

Схема сигнала с плавающей точкой демодулятора QPSK с жестким решением для смещения нетривиальной фазы

Схема сигнала фиксированной точки демодулятора QPSK с жестким решением для смещения нетривиальной фазы

PSK более высокого порядка

Следуют схемы для жесткой демодуляции сигналов более высокого порядка (M ≥ 8).

Диаграмма 8-PSK сигнала с плавающей точкой демодулятора с жестким решением

Схема сигнала 8-PSK фиксированной точкой демодулятора с жестким решением

Демодулятор M-PSK с жестким решением (M > 8) Сигнальная схема с плавающей точкой для смещения нетривиальной фазы

Для M > 8, чтобы улучшить скорость и затраты на реализацию, никакая арифметика деротации не выполняется, когда Phase offset является 0, $π / 2$ , $π$ , или $3 π / 2$ (то есть, когда это тривиально).

Кроме того, для M > 8 этот блок поддерживает только double и single входные типы.

Логарифмический коэффициент логарифмической правдоподобности и аппроксимация логарифмического коэффициента логарифмической правдоподобности

Точные LLR и приблизительные алгоритмы LLR (мягкое решение) описаны в фазовой модуляции.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

M-PSK Demodulator Baseband

Описание

Порты

Вход