Фильтр с конечной импульсной характеристикой - оптимизирован для генерации HDL-кода
The dsp.HDLFIRFilter Системный object™ моделирует архитектуры фильтров с конечной импульсной характеристикой, оптимизированные для генерации HDL-кода. Объект принимает по одной входной выборке за раз и предоставляет опцию для программируемых коэффициентов. Он обеспечивает аппаратный интерфейс с входными и выходными сигналами управления. Чтобы обеспечить точное по циклу симуляцию сгенерированного HDL-кода, объект моделирует архитектурную задержку, включая регистры трубопроводов и совместное использование ресурсов.
Объект обеспечивает три структуры фильтра. Системная архитектура прямой формы обеспечивает полностью параллельную реализацию, которая эффективно использует Intel® и Xilinx® Блоки DSP. Транспонированная архитектура прямой формы является полностью параллельной реализацией и подходит для приложений FPGA и ASIC. Частично-последовательная сестрическая архитектура обеспечивает конфигурируемую последовательную реализацию, которая эффективно использует блоки DSP FPGA. Для реализации фильтра, который совпадает с множителями, регистрами трубопроводов и предварительными добавками к строению DSP вашего поставщика FPGA, укажите целевое устройство, когда вы генерируете HDL-код.
Все три структуры оптимизируют аппаратные ресурсы путем совместного использования множителей для симметричных или антисимметричных фильтров. Параллельные реализации также удаляют умножители для нулевых коэффициентов, таких как в полупериодических фильтрах и преобразованиях Гильберта.
Задержка между действительными входными данными и соответствующими действительными выходными данными зависит от структуры фильтра, опций сериализации, количества коэффициентов и от того, обеспечивают ли значения коэффициентов возможности оптимизации.
Для конечная импульсная характеристика с многоканальными или основанными на кадрах входами используйте dsp.FIRFilter Системный объект вместо этого системного объекта.
Для фильтрации входных данных с помощью HDL-оптимизированного конечная импульсная характеристика:
Создайте dsp.HDLFIRFilter Объекту и установите его свойства.
Вызывайте объект с аргументами, как будто это функция.
Дополнительные сведения о работе системных объектов см. в разделе «Что такое системные объекты?».
firFilt = dsp.HDLFIRFilterfirFilt, со свойствами по умолчанию.
firFilt = dsp.HDLFIRFilter(num) создает фильтр с Numerator значение свойства установлено в num.
firFilt = dsp.HDLFIRFilter(___,Name,Value)
Для примера:
Numerator = firpm(10,[0,0.1,0.5,1],[1,1,0,0]); fir = dsp.HDLFIRFilter(Numerator,'FilterStructure','Direct form transposed'); ... [dataOut,validOut] = fir(dataIn,validIn);
[ возвращает dataOut,validOut,ready]
= firFilt(dataIn,validIn)ready установлено на true когда объект готов принять новые входные данные при следующем вызове.
Объект возвращает ready аргумент только при установке FilterStructure свойство к 'Partly serial systolic'. Для примера:
firFilt = dsp.HDLFIRFilter(Numerator,... 'FilterStructure','Partly serial systolic',... 'SerializationOption','Minimum number of cycles between valid input samples',... 'NumberOfCycles',8) ... for k=1:length(dataIn) [dataOut,validOut,ready] = firFilt(dataIn(k),validIn(k));
[ фильтрует данные с помощью коэффициентов, dataOut,validOut]
= firFilt(dataIn,validIn,coeff)coeff. Объект ожидает coeff аргумент только при установке NumeratorSource свойство к 'Input port (Parallel interface)'. Для примера:
firFilt = dsp.HDLFIRFilter(NumeratorSource,'Input Port (Parallel interface)') ... for k=1:length(dataIn) Numerator = myGetNumerator(); %calculate coefficients [dataOut,validOut] = firFilt(dataIn(k),validIn(k),Numerator);
[ фильтрует данные при dataOut,validOut]
= firFilt(dataIn,validIn,reset)reset является false. Когда reset является trueобъект сбрасывает регистры фильтров. Объект ожидает reset аргумент только при установке ResetInputPort свойство к true. Для примера:
firFilt = dsp.HDLFIRFilter(Numerator,'ResetInputPort',true) ... % reset the filter firFilt(0,false,true); for k=1:length(dataIn) [dataOut,validOut] = firFilt(dataIn(k),validIn(k),false);
Чтобы использовать функцию объекта, задайте системный объект в качестве первого входного параметра. Например, чтобы освободить системные ресурсы системного объекта с именем obj, используйте следующий синтаксис:
release(obj)
Создайте HDL- конечной импульсной характеристики фильтр Системного объекта с настройками по умолчанию.
firFilt = dsp.HDLFIRFilter;
Создайте входной сигнал случайного шума и выделите память для выходов.
L = 100; dataIn = randn(L,1); dataOut = zeros(L,1); validOut = false(L,1);
Вызовите объект по входному сигналу, утверждая, что входные данные всегда действительны. Объект обрабатывает по одной выборке данных за раз.
for k=1:L [dataOut(k),validOut(k)] = firFilt(dataIn(k),true); end
В этом примере показано, как сконфигурировать dsp.HDLFIRFilter Система object™ как частично последовательный 31-контактный lowpass.
Спроектируйте коэффициенты фильтра. Затем создайте HDL- Системного объекта конечной импульсной характеристики фильтра. Установите FilterStructure на 'Partly serial systolic'. По умолчанию в SerializationOption свойство 'Minimum number of cycles between valid input samples'и поэтому необходимо задать правило сериализации с помощью NumberOfCycles свойство. Чтобы разделить каждый умножитель между 10 коэффициентами, установите NumberOfCycles по 10.
numerator = firpm(30,[0 0.1 0.2 0.5]*2,[1 1 0 0]); numCycles = 10; firFilt = dsp.HDLFIRFilter('Numerator',numerator, ... 'FilterStructure','Partly serial systolic','NumberOfCycles',numCycles);
Эта последовательная реализация фильтра требует 10 временных шагов, чтобы вычислить каждый выход. Создайте входные сигналы dataIn и validIn таким образом новые данные применяются только каждый NumberOfCycles временные шаги.
L = 16;
x = fi(randn(L,1),1,16);
dataIn = zeros(L*numCycles,1,'like',x);
dataIn(1:numCycles:end) = x;
validIn = false(L*numCycles,1);
validIn(1:numCycles:end) = true;Создайте LogicAnalyzer объект для просмотра входов и выходных сигналов.
la = dsp.LogicAnalyzer('NumInputPorts',5, ... 'SampleTime',1,'TimeSpan',length(dataIn)); tags = getDisplayChannelTags(la); modifyDisplayChannel(la,tags{1},'Name','dataIn'); modifyDisplayChannel(la,tags{2},'Name','validIn'); modifyDisplayChannel(la,tags{3},'Name','dataOut'); modifyDisplayChannel(la,tags{4},'Name','validOut'); modifyDisplayChannel(la,tags{5},'Name','ready');
Вызовите Системный объект фильтра по входным сигналам и просмотрите результаты в Логическом анализаторе. Объект моделирует HDL-конвейерные регистры и совместное использование ресурсов, поэтому форма волны показывает начальную задержку перед тем, как объект возвращает допустимые выходные выборки.
for k=1:length(dataIn) [dataOut,validOut,ready] = firFilt(dataIn(k),validIn(k)); la(dataIn(k),validIn(k),dataOut,validOut,ready) end
Чтобы сгенерировать HDL-код из системного object™, создайте функцию, которая содержит и вызывает объект.
Создайте функцию
Написание функции, которая создает и вызывает HDL- конечной импульсной характеристики Системного объекта с 11 касаниями. Можно сгенерировать HDL-код из этой функции.
function [dataOut,validOut] = HDLFIR11Tap(dataIn, validIn) %HDLFIR11Tap % Process one sample of data by using the dsp.HDLFIRFilter System % object. % dataIn is a fixed-point scalar value. % You can generate HDL code from this function. persistent fir if isempty(fir) Numerator = firpm(10,[0 0.1 0.5 1],[1 1 0 0]); fir = dsp.HDLFIRFilter('Numerator',Numerator); end [dataOut,validOut] = fir(dataIn,validIn); end
Создайте испытательный стенд для функции
Очистите рабочую область, создайте входной сигнал случайного шума и выделите память для выходов.
clear variables clear HDLFIR11Tap L = 200; dataIn = fi(randn(L,1),1,16); validIn = ones(L,'logical'); dataOut = zeros(L,1); validOut = false(L,1);
Вызовите функцию на входном сигнале.
for k = 1:L [dataOut(k),validOut(k)] = HDLFIR11Tap(dataIn(k), validIn(k)); end
Постройте график сигналов с помощью Logic Analyzer.
la = dsp.LogicAnalyzer('NumInputPorts',3,'SampleTime',1,'TimeSpan',L); tags = getDisplayChannelTags(la); modifyDisplayChannel(la,tags{1},'Name','dataIn','Format','Analog','Height',50); modifyDisplayChannel(la,tags{2},'Name','dataOut','Format','Analog','Height',50); modifyDisplayChannel(la,tags{3},'Name','validOut'); la(dataIn,dataOut,validOut)
Задержка dsp.HDLFIRFilter Системная object™ изменяется со структурой фильтра, опциями сериализации и тем, обеспечивают ли значения коэффициентов возможности оптимизации. Используйте getLatency функция для нахождения задержки конкретного строения. Задержка - это количество циклов между первым допустимым входом и первым действительным выходом.
Создайте dsp.HDLFIRFilter Система object™ и запрашивает задержку. Архитектура по умолчанию полностью параллельна systolic. Тип данных по умолчанию для коэффициентов 'Same word length as input'. Поэтому, когда вы вызываете getLatency объект, необходимо задать тип входных данных. Объект приводит значения коэффициентов к типу входных данных, а затем проверяет симметричные коэффициенты. Этот Numerator имеет 31 симметричный коэффициент, поэтому объект оптимизирует для общих коэффициентов и реализует 16 умножителей.
Numerator = firpm(30,[0 0.1 0.2 0.5]*2,[1 1 0 0]); Input_type = numerictype(1,16,15); % object uses only the word length for coefficient type cast hdlfir = dsp.HDLFIRFilter('Numerator',Numerator); L_sysp = getLatency(hdlfir,Input_type)
L_sysp = 23
Проверяйте задержку на наличие частично последовательной систематической реализации того же фильтра. По умолчанию в SerializationOption свойство 'Minimum number of cycles between valid input samples'и поэтому необходимо задать правило сериализации с помощью NumberOfCycles свойство. Чтобы разделить каждый умножитель между 8 коэффициентами, установите NumberOfCycles до 8. Затем объект оптимизируется на основе симметрии коэффициентов, поэтому существует 16 уникальных коэффициентов, разделяемых 8 раз каждый на 2 умножителя. Эта последовательная реализация фильтра требует входных выборок, которые действительны каждые 8 циклов.
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator,'FilterStructure','Partly serial systolic','NumberOfCycles',8); L_syss = getLatency(hdlfir,Input_type)
L_syss = 19
Проверяйте задержку несимметричного полностью параллельного сестрического фильтра. The Numerator имеет 31 коэффициент.
Numerator = sinc(0.4*[-30:0]);
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator);
L_sysp = getLatency(hdlfir,Input_type)L_sysp = 37
Проверяйте задержку того же несимметричного фильтра, реализованного как частично последовательный сестрический фильтр. В этом случае задайте SerializationOption по количеству умножителей. Объект реализует фильтр, который имеет 2 умножителя и требует 8 циклов между входными выборками.
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator,'FilterStructure','Partly serial systolic',... 'SerializationOption','Maximum number of multipliers','NumberOfMultipliers',2); L_syss = getLatency(hdlfir,Input_type)
L_syss = 37
Проверяйте задержку полностью параллельной транспонированной архитектуры. Задержка для этой структуры фильтра всегда составляет 6 циклов.
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator,'FilterStructure','Direct form transposed'); L_trans = getLatency(hdlfir,Input_type)
L_trans = 6
Сброс поведения
По умолчанию в dsp.HDLFIRFilter объект соединяет сгенерированный глобальный сброс HDL только с регистрами пути управления. Два свойства сброса, ResetInputPort и HDLGlobalReset, соединяют сигнал сброса с регистрами пути данных. Из-за дополнительной маршрутизации и загрузки сигнала сброса сброс регистров пути данных может снизить эффективность синтеза.
The ResetInputPort свойство включает reset аргумент объекта. Сигнал сброса реализует локальный синхронный сброс регистров пути данных. Для оптимального использования ресурсов FPGA эта опция не соединяет сигнал сброса с регистрами, нацеленными на блоки DSP FPGA.
The HDLGlobalReset свойство соединяет сгенерированный сигнал глобального сброса HDL с регистрами пути данных. Это свойство не изменяет аргументы объекта и не изменяет поведение симуляции в MATLAB. Сгенерированный глобальный сброс HDL может быть синхронным или асинхронным в зависимости от настроек генерации HDL-кода. В зависимости от вашего устройства, использование глобального сброса может переместить регистры из блоков DSP и увеличить использование ресурсов.
Когда вы устанавливаете оба ResetInputPort и HDLGlobalReset свойства для trueглобальные и локальные сигналы сброса очищают регистры управления и пути данных.
Этот Системный объект реализует алгоритмы, описанные на Discrete FIR Filter HDL Optimized блочных страниц с описанием.