Multiport Selector

Распределите произвольные подмножества входных строк или столбцов по нескольким выходным портам

Библиотека

Управление сигналами/индексация

dspindex

Описание

Блок Multiport Selector извлекает несколько подмножеств строк или столбцов из M N входной матрицы u и распространяет каждую новую подматрицу на отдельный выходной порт. Блок обрабатывает неориентированный векторный вход M длину как матрицу M -by-1.

Параметр Indices to output является массивом ячеек, k ячейка которого содержит одномерное выражение индексации, задающее подмножество входных строк или столбцов, которые будут распространены на k-й выходной порт. Общее количество камер в массиве определяет количество выхода портов в блоке.

Когда вы устанавливаете параметр Select равным Rowsблок использует одномерные индексы, которые вы задаете, чтобы выбрать строки матрицы, и все элементы выбранных строк включены. Когда вы устанавливаете параметр Select равным Columnsблок использует одномерные индексы, которые вы задаете, чтобы выбрать матричные столбцы, и все элементы выбранных столбцов включены. Заданная входная строка или столбец могут появляться любое количество раз в любом из выходов или вообще не появляться.

Когда индекс ссылается на несуществующую строку или столбец входа, блок реагирует с действием, которое вы задаете, используя параметр Invalid index .

Примеры

Пример 1

Примите во внимание следующий Indices to output массив ячеек:

{4,[1:2 5],[7;8],10:-1:6}

Это массив с четырьмя ячейками, который требует, чтобы блок генерировал четыре независимых выхода (каждый на отдельном порту). В таблице ниже показаны размерности этих выходов, когда Select = Rows и вход размерности равен M -by - N.

Камера	Выражение	Описание	Выход
1	`4`	Строка 4 входа	1-by- N
2	`[1:2 5]`	Строки 1, 2 и 5 входа	3-by- N
3	`[7;8]`	Строки 7 и 8 входа	2-by- N
4	`10:-1:6`	Строки 10, 9, 8, 7 и 6 входа	5-by- N

Параметры

Select

Задайте размерность входа, который нужно выбрать, Rows или Columns.

Indices to output

Массив ячеек, задающий подмножества строк или столбцов для распространения на каждый из выхода портов. Количество камер в массиве определяет количество выходных портов в блоке.

Invalid index

Укажите, как блок обрабатывает недопустимое значение индекса. Можно выбрать один из следующих опций:

Clip index - Отсечь индекс до ближайшего допустимого значения и не выдавать предупреждение.
Для примера, если блок получает 64-by- 4 Вход и параметр Select установлен в Rowsблок клипирует индекс 72 на 64. Для того же входа, если параметру Select задано значение Columnsблок клипирует индекс 72 на 4. В обоих случаях блок клипирует индекс -2 на 1.
Clip and warn - Обрезка индекса до ближайшего допустимого значения и отображение предупреждающего сообщения в MATLAB^® командная строка.
Generate error - Отобразите диалоговое окно ошибки и завершите симуляцию.

Поддерживаемые типы данных

Порт	Поддерживаемые типы данных
Вход	Плавающая точка двойной точности Плавающая точка с одной точностью Фиксированная точка (со знаком и без знака) Булев 8-, 16- и 32-битные целые числа со знаком 8-, 16- и 32-битные беззнаковые целые числа Перечисленный
Выходы	Плавающая точка двойной точности Плавающая точка с одной точностью Фиксированная точка (со знаком и без знака) Булев 8-, 16- и 32-битные целые числа со знаком 8-, 16- и 32-битные беззнаковые целые числа Перечисленный

См. также

Транспозиция матрицы	DSP System Toolbox
Selector (Simulink)	Simulink
Подматрица	DSP System Toolbox
Селектор Переменных	DSP System Toolbox

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Сгенерированный код опирается на memcpy или memset функции (string.h) при определенные обстоятельства.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Комплексные данные

Этот блок поддерживает генерацию кода для сложных сигналов.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

Представлено до R2006a

Документация

Multiport Selector

Библиотека

Описание

Примеры

Пример 1

Параметры

Поддерживаемые типы данных

См. также

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

Документация DSP System Toolbox

Поддержка

Документация

Multiport Selector

Библиотека

Описание

Примеры

Пример 1

Параметры

Поддерживаемые типы данных

См. также

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

Документация DSP System Toolbox

Поддержка

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.