Real Partial-Systolic Q-less QR Decomposition
QR-разложение без Q для матриц с реальными значениями
- Библиотека:
Fixed-Point Designer с фиксированной точкой
Описание
Блок Real Partial-Systolic Q-less QR Decomposition использует QR-разложение, чтобы вычислить размер экономии верхне-треугольный коэффициент R QR-разложения A = Q R, где A является вещественной матрицей, без вычисления Q. Решение к A' <reservedrangesplaceholder6> <reservedrangesplaceholder5> = B x = R \R' \b.
Порты
Вход
A(i,:) - Строки действительных матричных A
вектор
Строки действительных матричных A, заданные как вектор. A m n матрицей где <reservedrangesplaceholder3> ≥ 2 и <reservedrangesplaceholder2> ≥ 2. Если A является типом данных с фиксированной точкой, A должны быть подписаны и использовать двоичное масштабирование с точкой. Представление смещения откоса не поддерживается для типов данных с фиксированной точкой.
Типы данных: single | double | fixed point
validIn - Действительны ли входы
Boolean скаляр
Являются ли входы допустимыми, задается как логический скаляр. Этот сигнал управления указывает, когда данные от A(i,:) входного порта действительны. Когда это значение равняется 1 (true) и значение ready равняется 1 (true), блок захватывает значения в A(i,:) входном порте. Когда это значение 0 (false), блок игнорирует вход выборки.
После отправки true
validIn сигнал, может быть некоторая задержка, прежде чем ready будет установлено на false. Чтобы убедиться, что все данные обработаны, вы должны подождать, пока ready не будет установлено на false перед отправкой другого true
validIn сигнал.
Типы данных: Boolean
restart - Очистить ли внутренние состояния
Boolean скаляр
Очистить ли внутренние состояния, заданный как логический скаляр. Когда это значение равняется 1 (true), блок останавливает текущее вычисление и очищает все внутренние состояния. Когда это значение 0 (false) и значение в validIn равняется 1 (true), блок начинает новый подкадр.
Типы данных: Boolean
Выход
R - Верхне-треугольная матрица R
матрица
Размер экономии QR матрица разложения R, возвращенная как вектор или матрица. R является верхней треугольной матрицей. Выход в R имеет совпадающий тип данных, что и вход в A(i,:).
Типы данных: single | double | fixed point
validOut - Действительны ли выходные данные
Boolean скаляр
Являются ли выходные данные допустимыми, задается как логический скаляр. Этот сигнал управления указывает, когда данные на выходном порте R действительны. Когда это значение равняется 1 (true), блок успешно вычислил матричную R. Когда это значение 0 (false), выходные данные недопустимы.
Типы данных: Boolean
ready - Готов ли блок
Boolean скаляр
Готов ли блок, возвращается как логический скаляр. Этот сигнал управления указывает, когда блок готов к новым входным данным. Когда это значение 1 (true) и validIn 1 (true), блок принимает входные данные на следующем временном шаге. Когда это значение 0 (false), блок игнорирует входные данные на следующем временном шаге.
После отправки true
validIn сигнал, может быть некоторая задержка, прежде чем ready будет установлено на false. Чтобы убедиться, что все данные обработаны, вы должны подождать, пока ready не будет установлено на false перед отправкой другого true
validIn сигнал.
Типы данных: Boolean
Параметры
Number of rows in matrix A - Количество строк во входной матрице A
4 (по умолчанию) | положительный скаляр с целым числом
Количество строк во входной матричной A, заданное как положительный целочисленный скаляр.
Программное использование
Параметры блоков:
m |
| Тип: Вектор символов |
| Значения: положительный целый скаляр |
По умолчанию:
4 |
Number of columns in matrix A - Количество столбцов во входной матрице A
4 (по умолчанию) | положительный скаляр с целым числом
Количество столбцов во входной матричной A, заданное как положительный целочисленный скаляр.
Программное использование
Параметры блоков:
n |
| Тип: Вектор символов |
| Значения: положительный целый скаляр |
По умолчанию:
4 |
Алгоритмы
Выбор метода реализации
Частично-систематические реализации расставляют приоритеты скорости расчетов по сравнению с пространственными ограничениями, в то время как пакетные реализации расставляют приоритеты пространственных ограничений за счет скорости операций. Следующая таблица иллюстрирует компромиссы между реализациями, доступными для матричных разложений, и решающими системами линейных уравнений.
| Реализация | Готов | Время ожидания | Область | Образец блока или примера |
|---|---|---|---|---|
| Систолический | C | O (n) | O (m n2) | Реализуйте аппаратно-эффективное QR-разложение с помощью CORDIC в Systolic Array |
| Частичностополический | C | O (m) | O (n2) | |
| Частичная систематическая с забывающим фактором | C | O (n) | O (n2) | Оптимизированный HDL-дисперсия с фиксированной точкой, без искажений-ответ (MVDR), Beamformer |
| Взрыв | O (n) | O (mn2) | O (n) |
Где C - константа, пропорциональная размеру слова данных, m - количество строк в матричном A, а n - количество столбцов в матричном A.
Синхронизация блоков
В следующей таблице приведены подробные сведения о времени для блоков QR-разложения.
| Блок | validIn на ready (c) | validIn на validOut (v циклов) |
|---|---|---|
| Real Partial-Systolic QR Decomposition | c = w + 8 | v = c (m + n - 1) |
| Complex Partial-Systolic QR Decomposition | c = 2 w + 15 | v = c (m + n - 1) |
| Real Partial-Systolic Q-less QR Decomposition | c = w + 8 | v = c (m + n - 1) |
| Complex Partial-Systolic Q-less QR Decomposition | c = 2 w + 15 | v = c (m + n - 1) |
| Real Partial-Systolic Q-less QR Decomposition with Forgetting Factor | c = w + 8 | v = c (2 n - 1) |
| Complex Partial-Systolic Q-less QR Decomposition with Forgetting Factor | c = 2 w + 15 | v = c (2 n - 1) |
В таблице m представляет количество строк в матричных A, а n - количество столбцов в матричных A. w представляет размер слова A.
Если тип данных A является фиксированной точкой, то w является размером слова.
Если тип данных A double, то w равен 53.
Если тип данных A одинарный, то w равно 24.
Расширенные возможности
Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®
.Представление смещения откоса не поддерживается для типов данных с фиксированной точкой.
Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.
HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.
Этот блок имеет одну архитектуру HDL по умолчанию.
| Общая информация | |
|---|---|
| ConstrainedOutputPipeline | Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является |
| InputPipeline | Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является |
| OutputPipeline | Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является |
Поддерживает только типы данных с фиксированной точкой.
Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.
A должны быть подписаны и использовать двоичное масштабирование точек. Представление смещения откоса не поддерживается для типов данных с фиксированной точкой.
См. также
Блоки
- Complex Partial-Systolic Q-less QR Decomposition | Real Burst Q-less QR Decomposition | Real Partial-Systolic Q-less QR Decomposition with Forgetting Factor | Real Partial-Systolic QR Decomposition