Используйте ресурсы оперативной памяти в проекте FPGA с помощью HDL- Coder™.

Используйте потоковую оптимизацию уровня подсистемы в HDL Coder.

Используйте оптимизацию совместного использования подсистем в HDL Coder.

Как HDL- Coder™ управляет выполнением операций в контексте конвейеризации тактовой частоты. По умолчанию, если разделение ресурсов применяется в области проекта, работающей с самой быстрой базовой частотой дискретизации, то синтезируется локальная многоскоростная архитектура, как описано в Resource Sharing For Area Optimization. Если общие ресурсы работают с более медленной частотой дискретизации и включена конвейеризация тактовой частоты, то генератор кода синтезирует архитектуру с одной скоростью, которая описана в этом примере.

Улучшите возможности совместного использования ресурсов, чтобы оптимизировать проект модели путем внесения определенных изменений в ваш проект. Совместное использование ресурсов является оптимизацией HDL Coder, которая улучшает использование областей в проекте на целевом устройстве FPGA. Оптимизация идентифицирует несколько функционально эквивалентных ресурсов и заменяет их одним повторным соединением. Для получения дополнительной информации см. раздел «Совместное использование ресурсов».

Автоматическая идентификация и замена повторяющихся шаблонов при помощи Приложения Clone Detector. Следовательно, это также улучшает возможности оптимизации модели при помощи совместного использования ресурсов. Модели рефакторов Clone Detector App путем идентификации клонов в проекте и замены клонов ссылками на подсистемные блоки в библиотеке. Этот пример использует модель, которая уже была изменена для оптимального совместного использования ресурсов с помощью Приложения Clone Detector. Чтобы узнать больше об этих изменениях, смотрите «Улучшение совместного использования ресурсов с Проектом изменениями».