Основы оптимизации

Сплющивание иерархии, балансировка задержки, модель валидации, ограниченный разгон, подсветка цикла обратной связи

Проверки модели

Параметры конфигурации Simulink

Примеры и как

Оптимизация скорости и площади в HDL Coder

Узнайте о различных оптимизациях скорости и площади и о том, как оптимизировать ваш проект.

Поиск циклов обратной связи

Выделите циклы обратной связи, которые препятствуют оптимизации.

Сглаживание иерархии

Сглаживайте иерархию подсистемы, чтобы обеспечить более обширную область и оптимизацию скорости.

Оптимизация с ограниченным оверклокингом

Оптимизация с ограниченным разгоном и как это работает.

Балансировка задержки

Вставьте соответствующие задержки во все пути данных.

Удаление избыточных логических и неиспользованных блоков в сгенерированном HDL-коде

Улучшите читаемость сгенерированного HDL-кода и оптимизируйте использование области.

Оптимизация несвязанных портов в HDL-коде для моделей Simulink

Оптимизируйте неиспользованные порты в сгенерированном HDL-коде в сочетании с избыточным логическим удалением.

Упрощение постоянных операций и уменьшение сложности Проекта при HDL Coder

Оптимизация площади и времени, которая упрощает константы и оптимизирует математические операции.

Соответствие требованиям к синхронизации с помощью основанных на активации ограничивающих многоколесных путей

Сгенерируйте основанные на активации ограничения для инструментов синтеза, чтобы удовлетворить требования к синхронизации многоколесных путей в одноколесном режиме.

Концепции

Сгенерированная модель и модель валидации

Сгенерированная модель является промежуточной моделью, которая показывает архитектуру реализации HDL и включает задержки.

Поиск и устранение проблем

Решение численного несоответствия с балансировкой с задержкой

Узнайте, как решить проблемы численного несоответствия после генерации HDL-кода.

Рекомендуемые примеры