Sine HDL Optimized

Реализуйте синусоиду с фиксированной точкой с помощью подхода интерполяционной таблицы, оптимизированного для генерации HDL-кода

Библиотека

HDL- Coder™/интерполяционные таблицы

Описание

Блок Sine HDL Optimized реализует синусоиду с фиксированной точкой с помощью метода интерполяционной таблицы, который использует симметрию квартальной волны.

Для наиболее эффективной реализации HDL сконфигурируйте блок с точной степенью двойки в качестве количества элементов. В Параметры блоков окне, для Number of data points, задайте целое число, которое является точной степенью двойки. То есть задайте точки данных интерполяционной таблицы, которые будут (2^n), где n является целым числом. По умолчанию Number of data points равен 64.

Когда вы задаете степень двойки для Number of data points, интерполяционные таблицы предшествуют регистру без сброса после генерации HDL-кода. Комбинация блока интерполяционной таблицы и регистра без сброса эффективно преобразуется в ОЗУ на целевом устройстве.

В зависимости от вашего выбора параметра Output formula, блоки могут выводить эти функции входного сигнала:

sin (2, u)
cos (2, u)
exp (i 2, u)
sin (2, u) и cos (2, u)

Используйте параметр Table data type, чтобы задать размер слова для типа выходных данных с фиксированной точкой. Длина дроби выхода является выходом размера слова минус 2.

Поддержка типа данных

Блок Sine HDL Optimized принимает сигналы этих типов данных:

Плавающая точка
Встроенное целое число
Фиксированная точка
Булев

Выходом блока является тип данных с фиксированной точкой.

Для получения дополнительной информации смотрите Типы данных, поддерживаемые Simulink в Simulink^® документация.

Параметры

Output formula

Выберите сигнал (ы) для вывода.

Number of data points

Укажите количество точек данных для извлечения из интерполяционной таблицы. Реализация наиболее эффективна, когда вы задаете точки данных интерполяционной таблицы, которые будут (2^n), где n является целым числом.

Table data type

Задайте тип данных таблицы. Можно задать выражение, которое вычисляет тип данных, например fixdt(1,16,0).

Нажмите кнопку Show data type assistant, чтобы отобразить Data Type Assistant, который помогает вам задать тип данных таблицы.

Show data type assistant

Отобразите Data Type Assistant. В Data Type Assistant можно выбрать режим для определения типа данных.

Mode

Выберите режим спецификации типа данных. Если вы выбираете Expression, введите выражение, которое вычисляет тип данных, например fixdt(1,16,0).

Если вы выбираете Fixed pointможно использовать опции в Data Type Assistant, чтобы задать тип данных с фиксированной точкой. В Fixed point можно выбрать двоичное масштабирование точек и задать сигнальность, размер слова, длину дроби и настройку переопределения типа данных.

Simulate RAM Delay

Установка этого флажка вставляет модуль задержку без сброса. Можно симулировать эту задержку в среде моделирования Simulink. При генерации HDL-кода после блока вставляется регистр без сброса. Комбинация интерполяционной таблицы с регистром без сброса преобразуется в ОЗУ на целевом компьютере.

Особенности

Типы данных	Двойное \| Одно \| Логическое \| Базовое Целое Число \| Фиксированная Точка
Шаг расчета	Унаследовано от приводного блока
Прямое сквозное соединение	Да
Многомерные сигналы	Нет
Сигналы переменного размера	Нет
Обнаружение пересечения нулем	Нет
Генерация кода	Да

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

HDL-код реализует блок Sine HDL Optimized с помощью интерполяционной таблицы четвертью волны, которую вы задаете в параметрах блока Simulink.

Свойства блоков

Общая информация
ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации см. раздел ОграниченныйВыводТрубопровод.
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации см. InputPipeline.
MapToRAM	Сопоставьте интерполяционные таблицы (LUT) с ОЗУ. Значение по умолчанию является `on`. См. также MapToRAM.
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline.

Документация

Sine HDL Optimized

Библиотека

Описание

Поддержка типа данных

Параметры

Особенности

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

HDL Coder документация

Поддержка

Документация

Sine HDL Optimized

Библиотека

Описание

Поддержка типа данных

Параметры

Особенности

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

HDL Coder документация

Поддержка

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.