Укажите расширение имени файла для сгенерированного Verilog® файлы.
По умолчанию:
.v
Это поле задает расширение имени файла для сгенерированных файлов Verilog.
Чтобы включить эту опцию, установите целевой язык на Verilog. Можно задать целевой язык, используя параметр Language на панели HDL Code Generation.
Свойство:
VerilogFileExtension |
| Тип: Вектор символов |
По умолчанию:
'.v' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
Например, вы можете задать это свойство, когда вы генерируете HDL-код для symmetric_fir подсистема внутри sfir_fixed моделировать с использованием любого из этих методов.
Передайте свойство как аргумент в makehdl функция.
makehdl('sfir_fixed/symmetric_fir', ... 'VerilogFileExtension','.v')
Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdl.
hdlset_param('sfir_fixed','VerilogFileExtension','.v') makehdl('sfir_fixed/symmetric_fir')
Укажите расширение имени файла для сгенерированного VHDL® файлы.
По умолчанию:
.vhd
В этом поле указывается расширение имени файла для сгенерированных файлов VHDL.
Чтобы включить эту опцию, установите целевой язык на VHDL. Можно задать целевой язык, используя параметр Language на панели HDL Code Generation.
Свойство:
VHDLFileExtension |
| Тип: Вектор символов |
По умолчанию:
'.vhd' |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
Например, вы можете задать это свойство, когда вы генерируете HDL-код для symmetric_fir подсистема внутри sfir_fixed моделировать с использованием любого из этих методов.
Передайте свойство как аргумент в makehdl функция.
makehdl('sfir_fixed/symmetric_fir', ... 'VHDLFileExtension','.vhd')
Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdl.
hdlset_param('sfir_fixed','VHDLFileExtension','.vhd') makehdl('sfir_fixed/symmetric_fir')
