Этот параметр конфигурации находится в Objectives Settings разделе панели HDL Code Generation > Target диалогового окна Параметры конфигурации. При помощи этого параметра можно задать целевую частоту в МГц для нескольких функций и рабочих процессов. Прежде чем устанавливать целевую частоту, убедитесь, что вы задаете Synthesis Tool.
По умолчанию: 0
Этот параметр является целевой частотой в МГц для нескольких функций и рабочих процессов, поддерживаемых HDL- Coder™. Поддерживаемые функции:
FPGA с плавающей точкой целевое библиотечное отображение: Укажите целевую частоту, которую вы хотите достичь IP, когда вы используете ALTERA MEGAFUNCTION (ALTERA FP FUNCTIONS). Если вы не задаете целевую частоту, HDL Coder устанавливает целевую частоту на значение по умолчанию 200 MHz. См. также «Генерация HDL-кода для целевых библиотек с плавающей точкой FPGA».
Адаптивная конвейеризация: Если ваш проект использует умножители, задайте инструмент синтеза и целевую частоту. На основе этих настроек HDL Coder оценивает количество конвейеров, которые могут быть вставлены, чтобы улучшить площадь и время на целевой платформе. Если вы не задаете целевую частоту, HDL Coder использует целевую частоту 0 MHz и не вставляет адаптивные трубопроводы. См. также раздел Адаптивная конвейеризация.
Можно также задать целевую частоту при помощи параметра Target Frequency (MHz) в Set Target Frequency задаче в HDL Workflow Advisor.
Укажите целевую частоту для этих рабочих процессов -
Generic ASIC/FPGA: Чтобы задать целевую частоту, которую вы хотите достичь вашего проекта. HDL Coder генерирует файл ограничения по времени для этой тактовой частоты. Он добавляет ограничение к проекту инструмента синтеза FPGA, который вы создаете в Create Project задаче. Если целевая частота не достижима, инструмент синтеза генерирует ошибку. Целевая частота не поддерживается Microsemi® Либеро® СнК.
IP Core Generation: Чтобы задать целевую частоту для HDL Coder, чтобы изменить настройку модуля синхроимпульса в исходный проект, чтобы получить синхроимпульс с этой частотой. Введите целевое значение частоты, которое находится в пределах Frequency Range (MHz). Если вы не задаете целевую частоту, HDL Coder использует Default (MHz) целевую частоту.
Simulink Real-Time FPGA I/O: Для модулей ввода-вывода Speedgoat, поддерживаемых Xilinx ISE, задайте целевую частоту, чтобы сгенерировать модуль синхроимпульса, чтобы получить синхроимпульс с этой частотой.
Модули ввода-вывода Speedgoat, поддерживаемые Xilinx Vivado использовать IP Core Generation инфраструктура рабочих процессов. Укажите целевую частоту для HDL Coder, чтобы изменить настройку модуля синхроимпульса в исходный проект, чтобы получить синхроимпульс с этой частотой. Введите целевое значение частоты, которое находится в пределах Frequency Range (MHz). Если вы не задаете целевую частоту, HDL Coder использует Default (MHz) целевую частоту.
FPGA Turnkey: Сгенерировать модуль синхроимпульса для формирования синхроимпульса с этой частотой автоматически.
Свойство:
TargetFrequency |
| Тип: целое число |
| Значение: целое число, больше или равное 0 |
| По умолчанию: 0 |
Чтобы задать это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.
Для примера можно задать TargetFrequency при генерации HDL-кода для symmetric_fir подсистема внутри sfir_fixed моделировать с использованием любого из этих методов.
Передайте свойство как аргумент в makehdl функция.
makehdl('sfir_fixed/symmetric_fir', ... 'TargetFrequency','300')
Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdl.
hdlset_param('sfir_fixed','TargetFrequency','300') makehdl('sfir_fixed/symmetric_fir')