Испытательные стенды

Эта страница описывает параметры конфигурации, которые находятся в разделе HDL Code Generation > Test Bench > Test Bench Generation Output диалогового окна Configuration Parameters. Используя параметры в этом разделе, можно задать тип испытательного стенда, которые нужно сгенерировать для проверки HDL-кода и инструмента симуляции.

HDL- испытательного стенда

Включите или отключите генерацию испытательного стенда HDL.

Настройки

По умолчанию: выбран

На

Включите генерацию HDL-кода испытательного стенда. Генератор кода создает HDL- испытательного стенда путем запуска Simulink^® симуляция для захвата входных векторов и ожидаемых выходных данных для вашего DUT.

Этот испытательный стенд является испытательным стендом по умолчанию, который HDL Coder™ генерирует для вашей модели. Если вы еще не сгенерированный код для вашей модели, запуск генерации HDL- испытательного стенда также генерирует код для вашего DUT.

Укажите Симулятор HDL в меню Simulation tool. HDL Coder генерирует скрипты сборки и выполнения для заданного симулятора.

Прочь

Подавить генерацию HDL-кода испытательного стенда. Вы можете использовать эту опцию, когда используете альтернативный испытательный стенд.

Зависимости

Убедитесь, что выбранная система является DUT. Эта опция отключена, если вы выбираете целую модель.

Этот флажок включает опции в Configuration разделе панели Test Bench. Выберите Simulation tool для генерации скриптов для создания и запуска испытательного стенда.

Информация о командной строке

Свойство: GenerateHDLTestBench

Тип: Вектор символов

Значение: 'on' | 'off'

По умолчанию: 'on'

Чтобы задать это свойство, используйте hdlset_param или makehdltb. Чтобы просмотреть значение свойства, используйте hdlget_param.

Для примера сгенерировать HDL- испытательного стенда для sfir_fixed/symmetric_fir Подсистема, передайте DUT как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir')

Модель косимуляции

Включите или отключите генерацию модели, включая блок HDL Cosimulation. Для эта опция требуется лицензия HDL Verifier™. После установки этого флажка задайте свои Simulation tool. Вы можете выбрать Mentor Graphics^® ModelSim^® или Cadence Incisive^® для косимуляции. Пользовательские параметры скрипта не поддерживаются этим испытательным стендом.

Генератор кода конфигурирует сгенерированные блоки HDL Cosimulation так, чтобы они соответствовали интерфейсу port and data type DUT, выбранного для генерации кода. Путем соединения блока HDL Cosimulation к вашей модели на месте DUT, можно косимулировать свой проект с помощью необходимого симулятора.

Кодер добавляет вектор символов, который CosimLibPostfix свойство задает имена сгенерированных блоков HDL Cosimulation.

Настройки

По умолчанию: не выбран

Зависимости

Убедитесь, что выбранная система является DUT. Эта опция отключена, если вы выбираете целую модель.

Информация о командной строке

Свойство: GenerateCoSimBlock

Тип: Вектор символов

Значение: 'on' | 'off'

По умолчанию: 'off'

Свойство: GenerateCoSimModel

Тип: Вектор символов

Значение: 'ModelSim' | 'Incisive'|'None'

По умолчанию: 'ModelSim'

Для примера можно включить GenerateCoSimModel свойство, когда вы генерируете тестбенч для symmetric_fir подсистема внутри sfir_fixed моделировать с использованием любого из этих методов.

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'GenerateCoSimModel','ModelSim')

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed','GenerateCoSimModel','ModelSim')
makehdltb('sfir_fixed/symmetric_fir')
```

См. также

DPI-

испытательного стенда SystemVerilog

Включите или отключите генерацию испытательного стенда SystemVerilog DPI. Выберите Симулятор HDL в Simulation tool. Для SystemVerilog DPI испытательного стенда можно выбрать Mentor Graphics ModelSim, Cadence Incisive, Synopsys^®VCS^®, или Xilinx^® Vivado^®. Пользовательские параметры скрипта не поддерживаются этим испытательным стендом.

Когда вы устанавливаете это свойство, генератор кода генерирует компонент интерфейса прямого программирования (DPI) для всей вашей модели Simulink, включая DUT и источники данных. Вся ваша модель должна поддерживать генерацию кода C с Simulink Coder™. Генератор кода генерирует испытательный стенд SystemVerilog, который сравнивает выходы компонента DPI с выходами реализации HDL вашего DUT. Кодер также создает общие библиотеки и генерирует скрипт симуляции для выбранного симулятора.

Рассмотрите использование этой опции, если испытательный стенд HDL по умолчанию занимает много времени, чтобы сгенерировать или моделировать. Генерация испытательного стенда DPI иногда быстрее, чем версия по умолчанию, потому что она не запускает полную симуляцию Simulink, чтобы создать испытательный стенд данные. Симуляция испытательного стенда DPI с большим набором данных быстрее, чем версия по умолчанию, поскольку она не хранит входные или ожидаемые данные в отдельном файле.

Для использования этой функции необходимо иметь лицензии HDL Verifier и Simulink Coder. Чтобы запустить тестбенч SystemVerilog с сгенерированными кодами VHDL, необходимо иметь лицензию симуляции на смешанном языке для вашего Симулятора HDL.

Настройки

По умолчанию: не выбран

Зависимости

Убедитесь, что выбранная система является DUT. Эта опция отключена, если вы выбираете целую модель.

Ограничения

Ваша подсистема DUT должна отвечать следующим условиям:

Типы входных и выходных данных DUT не могут быть больше 64 биты.
Входные и выходные порты DUT не могут использовать перечисленные типы данных.
Входные и выходные порты не могут быть типами данных с одной точностью или с двойной точностью.
DUT не может иметь нескольких синхроимпульсов. Вы должны задать опцию генерации кода Clock inputs равную Single.
Use trigger signal as clock не должны быть выбраны.
Если DUT использует векторные порты, необходимо использовать Scalarize vector ports для выравнивания интерфейса.

Информация о командной строке

Свойство: GenerateSVDPITestBench

Тип: Вектор символов

Значение: 'ModelSim' | 'Incisive'| 'Custom'| 'VCS'| 'Vivado'

По умолчанию: 'ModelSim'

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'GenerateSVDPITestBench','ModelSim')

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed','GenerateSVDPITestBench','ModelSim')
makehdltb('sfir_fixed/symmetric_fir')
```

См. также

Инструмент для симуляции

Симулятор, где вы запустите сгенерированные испытательные стенды. Инструмент генерирует скрипт, чтобы создать и запустить свой HDL-код и испытательный стенд.

Настройки

Mentor Graphics ModelSim: Эта опция является опцией по умолчанию. HDL Coder генерирует выбранные типы испытательных стендов для использования с Mentor Graphics ModelSim.
Cadence Incisive: Кодер генерирует выбранные типы испытательных стендов для использования с Cadence Incisive.
Custom: Выбор этой опции включает пользовательские параметры скрипта на панели EDA Tool Scripts.
VCS: Этот симулятор поддерживается только для SystemVerilog DPI test bench.
Vivado: Этот симулятор поддерживается только для SystemVerilog DPI test bench.

Зависимости

Убедитесь, что выбранная система является DUT. Эта опция отключена, если вы выбираете целую модель.

Информация о командной строке

Для испытательного стенда HDL используйте SimulationTool свойство. Для косимуляции используйте GenerateCosimModel свойство. Для испытательного стенда DPI SystemVerilog используйте GenerateSVDPITestbench свойство.

Свойство: SimulationTool

Тип: Вектор символов

Значение: 'Mentor Graphics ModelSim' | 'Cadence Incisive'| 'Custom'

По умолчанию: 'Mentor Graphics ModelSim'

Свойство: GenerateCosimModel

Тип: Вектор символов

Значение: 'ModelSim' | 'Incisive'|None

По умолчанию: 'ModelSim'

Свойство: GenerateSVDPITestbench

Тип: Вектор символов

Значение: 'ModelSim' | 'Incisive'| 'Custom'| 'VCS'| 'Vivado'

По умолчанию: 'ModelSim'

Покрытие HDL-кода

Включите или отключите флаги покрытия HDL-кода в сгенерированных скриптах симулятора

Когда эта опция включена, при запуске симуляции HDL для сгенерированного испытательного стенда собирается покрытие кода. Задайте свои Симуляторы HDL в SimulationTool свойство. Кодер генерирует скрипты сборки и выполнения для заданного симулятора.

Настройки

По умолчанию: не выбран

Зависимости

Убедитесь, что выбранная система является DUT. Эта опция отключена, если вы выбираете целую модель.

Информация о командной строке

Свойство: HDLCodeCoverage

Тип: Вектор символов

Значение: 'on' | 'off'

По умолчанию: 'off'

Для примера можно включить HDLCodeCoverage свойство, когда вы генерируете тестбенч для symmetric_fir подсистема внутри sfir_fixed моделировать с использованием любого из этих методов.

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'HDLCodeCoverage','on')

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed','HDLCodeCoverage','on')
makehdltb('sfir_fixed/symmetric_fir')
```

Документация