HDL Verifier™ работает с Simulink® или MATLAB® и HDL- Coder™ и поддерживаемая среда разработки FPGA для подготовки автоматически сгенерированного HDL-кода к реализации в FPGA. Симуляция цикл (FIL) позволяет запускать симуляцию Simulink или MATLAB с платой FPGA, строго синхронизированной с этим программным обеспечением. Этот процесс позволяет вам получить данные реального мира в ваш проект, ускоряя симуляцию со скоростью FPGA.
Можно сгенерировать файл программирования FIL одним из следующих способов:
С помощью мастера HDL Verifier FIL.
С помощью HDL Coder Workflow Advisor.
Мастер FIL использует любой синтезируемый HDL-код включая код, автоматически сгенерированный из моделей Simulink программным обеспечением HDL Coder. Когда вы используете FIL в Workflow Advisor, HDL Coder использует загруженный проект, чтобы создать HDL-код. В любом случае, этот HDL-код затем дополнен настраиваемым кодом для связи FIL с вашим дизайном и собран в проект FPGA. Соответствующие дочерние инструменты используются для обработки этого проекта для создания программного файла, который автоматически загружается на устройство FPGA на плату разработки для верификации.
HDL Verifier поддерживает использование блока FIL в блоке модели-ссылки и системного object™ в сочетании с программой MATLAB.
| Функция продукта | Требуемые продукты | Рекомендуемые продукты | Поддерживаемые платформы |
|---|---|---|---|
| Цикл | Для симуляции FIL с MATLAB: MATLAB, Fixed-Point Designer™ Для симуляции FIL с Simulink: Simulink, Fixed-Point Designer | HDL Coder | Windows® 64-разрядная; Linux® 64-разрядная версия |
HDL Verifier поддерживает симуляцию FIL на устройствах, как описано в Поддерживаемые устройства FPGA для верификации FPGA. Пакеты поддержки плат FPGA содержат файлы определений для всех поддерживаемых плат. Можно загрузить один или несколько пакетов, относящихся к поставщику, но перед использованием FIL или настройкой файла определения платы необходимо загрузить один из пакетов с помощью мастера создания платы FPGA (см. раздел «Создание пользовательского определения платы FPGA»).
Чтобы просмотреть список пакетов поддержки HDL Verifier, посетите поддерживаемые аппаратные средства HDL Verifier. Для загрузки пакета поддержки платы FPGA:
На вкладке Home MATLAB, в разделе Environment, нажмите Add-Ons > Get Hardware Support Packages.
