Поддерживаемые инструменты и оборудование EDA

Требования к косимуляции

Требования Cadence Incisive и Xcelium
Требования к использованию Mentor Graphics Questa и ModelSim

Для начала смотрите Set Up MATLAB-HDL Simulator Connection или Start HDL Simulator для косимуляции в Simulink.

Требования Cadence Incisive и Xcelium

MATLAB^® и Simulink^® Поддержка Каденции^® инструменты верификации с использованием HDL- Verifier™. Только 64-разрядная версия Incisive^® поддерживается для косимуляции. Используйте одну из следующих рекомендуемых версий, которая была полностью проверена на соответствие текущего релиза:

Xcelium™ 19.03
Xcelium 18.03
Xcelium 17.0
Резцовый 15.2
Примечание
Не поддерживается для nclaunch с runmode установлено на Batch. Задайте runmode на CLI вместо этого.

Общий HDL Verifier библиотеки (liblfihdls*.so, liblfihdlc*.so) создаются с использованием gcc включено в Cadence Incisive^® распределение платформы симулятора. Прежде чем вы соединяете свои собственные приложения в Симулятор HDL, сначала попробуйте создать против этого gcc. Для получения дополнительной информации о сборке и связывании собственных приложений см. документацию по Симулятору HDL.

Требования к использованию Mentor Graphics Questa и ModelSim

MATLAB и Simulink поддерживают Mentor Graphics^® инструменты верификации с использованием HDL Verifier. Используйте одну из следующих рекомендуемых версий. Каждая версия была полностью протестирована на соответствие текущего релиза:

Questa^® Core/Prime 10.6b, 2019.1, 2019.4
ModelSim^® ПЭ 10.6b, 2019.1, 2019.4

Примечание

HDL Verifier не поддерживает ModelSim ME.

Требования к верификации ПЛИС

Требования к использованию Xilinx
Требования к использованию Intel Quartus
Требования к использованию микросеми
Поддерживаемые соединения платы FPGA для симуляции FIL
Поддерживаемые устройства FPGA для верификации FPGA
Поддерживаемые семейства устройств FPGA для индивидуальной настройки плат

Требования к использованию Xilinx

MATLAB и Simulink поддерживают Xilinx^® проект инструментов с использованием HDL Verifier. Используйте инструменты цикл с этими рекомендуемыми версиями:

Силинкс-Вивадо^® 2020.1
Xilinx ISE 14.7
Примечание
Xilinx ISE требуется для плат FPGA на Спартане^®-6, Virtex^®-4, Virtex-5 и Virtex-6 семейства.

Для получения инструкций по настройке инструмента смотрите Set Up FPGA Проекта Software Инструментов.

Требования к использованию Intel Quartus

MATLAB и Simulink поддерживают Intel^® проект инструментов с использованием HDL Verifier. Используйте инструменты цикл с этими рекомендуемыми версиями:

Intel Quartus^® Prime 18.1
Intel Quartus Prime Pro 19.4 (поддерживается для циклона Intel ®^® Только 10 GX)
Intel Quartus II 13,1 (поддерживается только для плат Intel Cyclone III)

Для получения инструкций по настройке инструмента смотрите Set Up FPGA Проекта Software Инструментов.

Требования к использованию микросеми

MATLAB и Simulink поддерживают Microsemi^® проект инструментов с использованием HDL Verifier. Используйте инструменты цикл с этими рекомендуемыми версиями:

Микросеми Либеро^® SoC v12.0

Для получения инструкций по настройке инструмента смотрите Set Up FPGA Проекта Software Инструментов.

Поддерживаемые соединения платы FPGA для симуляции FIL

Для поддержки платы смотрите Поддерживаемые устройства FPGA для верификации FPGA.

Дополнительные платы можно добавить с помощью диспетчера плат FPGA. Смотрите Поддерживаемые семейства устройств FPGA для индивидуальной настройки платы.

Соединение JTAG

Продавец	Необходимое оборудование	Необходимое программное обеспечение
Intel	USB Blaster I или USB Blaster II кабель загрузки	Драйвер USB Blaster I или II Для Windows^® операционные системы: исполняемая директория Quartus Prime должен находиться в системном пути. Для Linux^® операционные системы: версии ниже Quartus II 13.1 не поддерживаются. Quartus II 14.1 не поддерживается. Поддерживается только 64-битный Quartus. Директория библиотеки Quartus должен быть включен `LD_LIBRARY_PATH` перед запуском MATLAB. Подготовьте путь к библиотеке распределений Linux перед библиотекой Quartus на `LD_LIBRARY_PATH`. Для примера, `/lib/x86_64-linux-gnu:$QUARTUS_PATH`.
Xilinx	Digilent^® загрузить кабель. Если ваша плата имеет встроенный модуль Digilent USB-JTAG, используйте кабель USB. Если ваша плата имеет стандартный разъем Xilinx 14 контактов JTAG, используйте HS2 или HS3 кабель от Digilent.	Для операционных систем Windows: исполняемая директория Xilinx Vivado должен быть по системному пути. Для операционных систем Linux: Digilent Adept2
Xilinx	Кабель FTDI USB-JTAG Поддерживается для плат с встроенными FT4232H, FT232H или FT2232H устройствами, реализующими USB-to JTAG	Поддерживается для операционных систем Windows. Примечание Поддержка FTDI USB JTAG доступна только для MATLAB в качестве AXI Master и для FPGA Data Capture.
Микрополу	Подключение JTAG не поддерживается

Примечание

При симуляции проекта FPGA через кабель Digilent JTAG с Simulink или MATLAB, вы не можете использовать никакого программного обеспечения отладки, которое требует доступа к JTAG; для примера, Vivado Logic Analyzer.

Подключение Ethernet

Необходимое оборудование	Поддерживаемые интерфейсы^[a]	Необходимое программное обеспечение
Гигабитная плата Ethernet Перекрестный кабель Ethernet Плата FPGA с поддерживаемым подключением Ethernet	Гигабитный Ethernet - GMII Гигабитный Ethernet - RGMII Гигабитный Ethernet - SGMII Ethernet - MII Ethernet - RMII Примечание RMII поддерживается версиями Vivado старше 2019.2.	Требования к программному обеспечению для подключения Ethernet отсутствуют, но убедитесь, что брандмауэр на хост-компьютер не препятствует обмену данными UDP. Примечание Подключение Ethernet к Virtex-7 не VC707 поддерживаться для версий Vivado старше 2013.4.
^[a] Пакет HDL Verifier поддержки для плат Microsemi FPGA поддерживает только интерфейсы SGMII.

Поддерживаемые устройства FPGA для верификации FPGA

HDL Verifier поддерживает симуляцию FIL на устройствах, показанных в следующей таблице. Файлы определения плат для этих плат находятся в пакете поддержки загрузки платы FPGA. Вы можете добавить другие платы FPGA для использования с FIL с индивидуальной настройкой платы FPGA (Индивидуальная настройка платы FPGA).

Примечание

AXI Master поддерживается через Ethernet для Xilinx Zynq^®-7000 ZC706, ZedBoard™, Kintex^®-7 KC705 и Intel Arrow^® МАКС.^® 10 плат DECA.

AXI Master поддерживается через PCI Express для Intel Arria^® Платы 10 GX и Xilinx Kintex UltraScale+™ FPGA KCU116 Evaluation Kit.

Семейство устройств	Совет	Ethernet (FIL)	JTAG (FIL, AXI Master, Сбор данных)	PCI Express (FIL)^[a]	Комментарии
Xilinx Artix^®-7	Дигилентный Nexys™ 4 Artix-7	x	x
Xilinx Artix^®-7	Цифровая плата Arty	x	x
Xilinx- Kintex-7	Kintex-7 KC705	x	x	x
Xilinx Kintex UltraScale™	Набор оценки KCU105 Kintex UltraScale FPGA	x	x
Xilinx Kintex UltraScale +	Набор оценки KCU116 Kintex UltraScale + FPGA		x		Для получения дополнительной информации смотрите PCI Express MATLAB как AXI Master (HDL Verifier пакет поддержки плат Xilinx FPGA).
Xilinx- Spartan-6	Spartan-6 SP605	x
	Spartan-6 SP601	x
	Система XUP Atlys Spartan-6	x
Xilinx- Spartan-7	Дигилентный Арти- S7-25		x
Xilinx Virtex UltraScale	Набор оценки VCU108 Virtex UltraScale FPGA	x	x
Xilinx Virtex UltraScale +	Набор для оценки VCU118 Virtex UltraScale + FPGA		x	x
Xilinx- Virtex-7	Virtex-7 VC707	x	x	x
Xilinx- Virtex-7	Virtex-7 VC709		x	x
Xilinx- Virtex-6	Virtex-6 ML605	x
Xilinx- Virtex-5	Функции Virtex ML505	x
	Функции Virtex ML506	x
	Функции Virtex ML507	x
	Функции Virtex XUPV5-LX110T	x
XilinxVirtex-4	Функции Virtex ML401	x			Примечание Поддержка Virtex-4 семейства устройств будет удалена в следующем релизе.
	Функции Virtex ML402	x
	Функции Virtex ML403	x
Xilinx Zynq	Zynq-7000 ZC702		x
	Zynq-7000 ZC706		x
	ZedBoard		x		Используйте порт USB с пометкой «PROG» для программирования.
	ZYBO™ Zynq-7000 развития		x
	PicoZed™ комплекта для разработки SDR		x
	MiniZed™		x		Поддерживается только для Data Capture и AXI-Master через FTDI JTAG.
Xilinx Zynq UltraScale +	Набор для оценки ZCU102 Zynq UltraScale + MPSoC		x
	Набор для оценки ZCU104 Zynq UltraScale + MPSoC		x		FIL поддерживается только через кабель Digilent HS3. AXI-Master и Data-Capture поддерживаются FTDI или HS3 JTAG.
	Набор для оценки ZCU106 Zynq UltraScale + MPSoC		x		FIL поддерживается только через кабель Digilent HS3. AXI-Master и Data-Capture поддерживаются FTDI или HS3 JTAG.
	Набор для оценки ZCU111 Zynq UltraScale + RFSoC		x		FIL поддерживается только через кабель Digilent HS3. AXI-Master и Data-Capture поддерживаются FTDI или HS3 JTAG.
Intel Arria II	Набор разработки Arria II GX FPGA	x	x
Intel Arria V	Arria V SoC Development Kit		x
Intel Arria V	Arria V Starter Kit	x	x
Программа Intel Arria 10	Arria 10 Комплект для разработки ПО	x	x		Для подключения к Ethernet используйте Quartus Prime 16.1 или более новый.
Программа Intel Arria 10	Аррия 10 GX	x	x	x	Для подключения к Ethernet используйте Quartus Prime 16.1 или более новый. Quartus Prime 18.0 не рекомендуется для Arria 10 GX по PCI Express^®.
Intel Cyclone IV	Циклон IV GX Комплект для разработки ПЛИС	x	x
	DE2-115 совета по развитию и образованию	x	x		Altera^® DE2-115 разработки FPGA имеет два порта Ethernet. В цикле FPGA используется только порт Ethernet 0. Убедитесь, что Вы соединяете хост-компьютер с портом Ethernet 0 на плате через кабель Ethernet.
	BeMicro SDK	x	x
Циклон Intel III	Циклон III FPGA Стартовый комплект		x		Платы Altera Cyclone III поддерживаются Quartus II 13.1 Примечание Поддержка семейства устройств Cyclone III будет удалена в следующем релизе.
	Комплект для разработки ПЛИС циклона III	x	x
	Altera Nios II Embedded Evaluation Kit, Cyclone III Edition	x	x
Циклон Intel V	Комплект для разработки циклона V GX FPGA	x	x
	Комплект для разработки Cyclone V SoC		x
	Циклон V GT Development Kit	x	x	x
	Terasic Atlas-SoC Kit/ DE0-Nano SoC Kit		x
	Набор для разработки Arrow SoCKit		x
Intel Cyclone 10 LP	Altera Cyclone 10 Набор для оценки НД		x
Циклон Intel 10 GX	Набор оценки Altera Cyclone 10 GX FPGA		x		Необходимо использовать с Quartus Prime Pro
Intel MAX 10	Стрела MAX 10 DECA	x	x
Intel Stratix^® IV	Комплект для разработки Stratix IV GX FPGA	x	x
Intel Stratix V	DSP Development Kit, Stratix V Edition	x	x	x
Микросеми SmartFusion^®2	Microsemi SmartFusion2 SoC FPGA Advanced Development Kit	x			См. раздел «Установка набора усовершенствованных разработок для микросеми SmartFusion2 SoC FPGA» (Пакет поддержки HDL Verifier для плат FPGA Microsemi)
Микросеми Полярный Огонь^®	Набор для оценки полярности микросеми	x			См. «Установка набора для оценки полярности микросеми» (HDL Verifier Support Package for Microsemi FPGA Board)
Микросеми- RTG4^®	RTG4-DEV-KIT	x
^[a] Подключение FIL по PCI Express поддерживается только для 64-разрядных операционных систем Windows.

Ограничения

Для плат разработки FPGA, которые имеют более одного устройства FPGA, только одно такое устройство может использоваться с FIL.

Пакеты поддержки платы FPGA. Пакеты поддержки плат FPGA содержат файлы определений для всех поддерживаемых плат. Можно загрузить один или несколько пакетов для конкретного поставщика. Чтобы использовать FIL, загрузите по крайней мере один из этих пакетов или настройте свой файл определения платы. См. раздел «Создание пользовательского определения платы FPGA».

Чтобы просмотреть список пакетов поддержки HDL Verifier, посетите поддерживаемые аппаратные средства HDL Verifier. Для загрузки пакета поддержки платы FPGA:

На вкладке Home MATLAB, в разделе Environment, нажмите Add-Ons > Get Hardware Support Packages.

Поддерживаемые семейства устройств FPGA для индивидуальной настройки плат

HDL Verifier поддерживает следующие семейства устройств FPGA для индивидуальной настройки платы; то есть при создании собственного файла определения платы. См. раздел Индивидуальную настройку платы FPGA. PCI Express не поддерживает подключение для индивидуальной настройки платы.

Примечание

Пакет HDL Verifier поддержки для плат Microsemi FPGA не поддерживает индивидуальной настройки плат.

Семейство устройств		Ограничения
Xilinx	Artix 7
	Кинтекс 7
	Kintex UltraScale
	Kintex UltraScale +
	Спартанец 6	Ethernet PHY RGMII не поддерживается.
	Спартанец 7
	Virtex 4	Примечание Поддержка Virtex-4 семейства устройств будет удалена в следующем релизе.
	Virtex 5
	Virtex 6
	Virtex 7	Поддерживает только Ethernet PHY SGMII.
	Virtex UltraScale
	Virtex UltraScale +
	Zynq 7000
	Zynq UltraScale +
Intel	Аррия II
	Аррия V
	Аррия 10
	Циклон III	Примечание Поддержка семейства устройств Cyclone III будет удалена в следующем релизе.
	Циклон IV
	Циклон V
	Циклон 10 НД
	Циклон 10 GX
	MAX 10
	Стратикс IV
	Стратикс V

Требования к генерации компонентов UVM и DPI

Генерация компонентов UVM и DPI поддерживает те же версии Cadence Incisive и Mentor Graphics Questa и ModelSim, что и для косимуляции. Можно сгенерировать компонент DPI для использования с 64-битным или 32-битным Incisive.

В сложение генерация UVM и DPI- Компонента также поддерживает:

Synopsys^® VCS^® MX O-2018.09 SP2

Примечание

Когда вы запускаете компонент DPI в ModelSim 10.5b на Debian^® 8.3, вы можете столкнуться с ошибкой несовместимости библиотеки:

** Warning: ** Warning: (vsim-7032) The 64-bit glibc RPM 
does not appear to be installed on this machine.  Calls to gcc may fail.
** Fatal: ** Error: (vsim-3827) Could not compile 'STUB_SYMS_OF_fooour.so':

Чтобы избежать этой проблемы, на панели Code Generation в Параметрах конфигурации попробуйте следующие опции:

Установите Build configuration равным Faster Runs.
Или установите Build configuration равным Specify и задайте флаг компилятора -O3.

Генерация UVM также требует эталонной реализации UVM, доступной для загрузки с веб-сайта стандарта UVM. Эта функция проверяется с помощью версии по умолчанию для каждого поддерживаемого симулятора.

Требования к генерации TLM

С текущим релизом TLMG включает поддержку:

Компиляторы:
- Визуальная студия^®: VS2008, VS2010, VS2012, VS2013, VS2015 и VS2017
- Комплект для Windows 7.1 SDK
- gcc 6.3
SystemC:
- SystemC 2.3.1 (включая TLM)
  Скачать библиотеки SystemC и TLM можно на https://accellera.org. Для получения информации о том, как создавать эти библиотеки после загрузки, см. веб-сайт Accellera Systems Initiative.
Библиотека моделирования системы C (SCML):
- SCML 2.4.3
  Вы можете загрузить SCML с https://www.synopsys.com.

Документация