Bus to Vector

Преобразуйте виртуальную шину в вектор

Библиотека:
Атрибуты Simulink/Signal
Атрибуты HDL-кодера/сигнала

Описание

Блок Bus to Vector преобразует виртуальную шину в вектор сигнал. Входная шина должна состоять из скаляров или 1-D, векторов-столбцов, которые имеют совпадающий тип данных, тип сигнала и режим дискретизации. Если вход шина содержит строку или векторы-столбцы, выход является строкой или вектором-столбцом, соответственно. В противном случае выход является 1-D массивом.

Используйте блок Bus to Vector только, чтобы заменить неявное преобразование шины в вектор явным преобразованием. Чтобы идентифицировать и исправить шины, используемые в качестве векторов, не вставляя вручную блоки Bus to Vector, можно использовать Simulink^® Model Advisor Проверяйте сигналы шины, обрабатываемые как проверки векторов. Кроме того, можно использовать Simulink.BlockDiagram.addBusToVector функция, которая автоматически вставляет блоки Bus to Vector там, где это необходимо.

Примечание

Если вы используете Save As, чтобы сохранить модель в версии продукта Simulink перед R2007a, ядро подсистемы, которая ничего не выводит, заменяет каждый Bus to Vector блок. Прежде чем вы сможете использовать модель, повторно соедините или иным образом исправьте каждый путь, который раньше содержал Bus to Vector блок, но теперь прерывается ядром подсистемы.

Порты

Вход

расширить все

`Port_1` - Принять сигнал для преобразования в вектор
виртуальная шина | неавтоматический сигнал

Входные сигналы шины должны состоять из скаляров или 1-D, векторов-столбцов, которые имеют совпадающий тип данных, тип сигнала и режим дискретизации. Если вход является небусовым сигналом, блок не преобразует.

Выход

расширить все

`Port_1` - Выходной векторный сигнал
вектор | 1-D массив

Выводит сигнал вектора, основанный на входе сигнале шины. Если вход шина содержит строку или векторы-столбцы, выход блока представляет собой строку или вектор-столбец, соответственно. В противном случае выход является 1-D массивом.

Примеры моделей

Управление преобразованиями шина в вектор

Используйте блок Bus to Vector, чтобы преобразовать сигнал шины в вектор, чтобы предоставить сигнал, который может принять блок Gain.

Откройте модель

Характеристики блоков

Типы данных	`Boolean` \| `bus` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Фактический тип данных или поддержка возможностей зависит от реализации блоков.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Дополнительные сведения об использовании шин для генерации HDL-кода см. в разделах Шины (HDL Coder) и Использование шинных сигналов для улучшения читаемости модели и генерации HDL-кода (HDL Coder).

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

Фактический тип данных или поддержка возможностей зависит от реализации блоков.

Документация

Bus to Vector

Описание

Порты

Вход

`Port_1` - Принять сигнал для преобразования в вектор
виртуальная шина | неавтоматический сигнал

Выход

`Port_1` - Выходной векторный сигнал
вектор | 1-D массив

Примеры моделей

Управление преобразованиями шина в вектор

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Блоки

Функции

Темы

Документация Simulink

Поддержка

Документация

Bus to Vector

Описание

Порты

Вход

Port_1 - Принять сигнал для преобразования в вектор виртуальная шина | неавтоматический сигнал

Выход

Port_1 - Выходной векторный сигнал вектор | 1-D массив

Примеры моделей

Управление преобразованиями шина в вектор

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Блоки

Функции

Темы

Документация Simulink

Поддержка

`Port_1` - Принять сигнал для преобразования в вектор
виртуальная шина | неавтоматический сигнал

`Port_1` - Выходной векторный сигнал
вектор | 1-D массив

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.