Real-Imag to Complex

Преобразуйте действительные и/или мнимые входы в комплексный сигнал

Библиотека:
Simulink/Математические операции
HDL-кодер/математические операции

Описание

Блок Real-Imag to Complex преобразует действительные и/или мнимые входы в комплексный выходной сигнал.

Входами могут быть оба массивов (векторы или матрицы) одинаковых размерностей, или один вход может быть массивом, а другой скаляром. Если блок имеет вход массива, выход является комплексным массивом тех же размерностей. Элементы действительного входа сопоставлены с вещественными частями соответствующих сложных выходных элементов. Мнимый вход аналогично преобразуется в мнимые части сложных выходных сигналов. Если один вход является скаляром, он преобразуется в соответствующий компонент (действительный или мнимый) всех сложных выходных сигналов.

Порты

Вход

расширить все

`Re` - Действительная часть комплексного вывода
скаляр | вектор | матрица

Действительное значение, которое преобразуется в комплексный выходной сигнал, заданный в виде скаляра, вектора или матрицы.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point | bus

`Im` - Мнимая часть комплексного выхода
скаляр | вектор | матрица

Мнимое значение, которое преобразуется в комплексный выходной сигнал, заданный в виде скаляра, вектора или матрицы.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point | bus

`Port_1` - Действительная или мнимая часть комплексного вывода
скаляр | вектор | матрица

Действительное или мнимое значение для преобразования в комплексный выходной сигнал, заданный в виде конечного скаляра, вектора или матрицы.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point | bus

Выход

расширить все

`Port_1` - Комплексный сигнал
скаляр | вектор | матрица

Комплексный сигнал, образованный из действительных и мнимых значений.

Параметры

расширить все

`Input` - Реальный, мнимый, или и то, и другое одновременно
`Real` (по умолчанию) | `Imag` | `Real and imag`

Задайте тип входного сигнала: действительный вход, мнимый вход или и то, и другое.

Программное использование

Параметры блоков: Input

Тип: Вектор символов

Значения: 'Real and imag' | 'Real' | 'Imag'

По умолчанию: 'Real and imag'

`Imag part` - Мнимая часть комплексного выхода
`0` (по умолчанию) | конечный скаляр, вектор или матрица

Задайте мнимое значение, которое будет использоваться при преобразовании входа в комплексный выходной сигнал.

Зависимости

Чтобы включить этот параметр, установите Input равным Real.

Программное использование

Параметры блоков: ConstantPart

Тип: Вектор символов

Значения: мнимое значение

По умолчанию: '0'

`Real part` - Действительная часть комплексного вывода
`0` (по умолчанию) | конечный скаляр, вектор или матрица

Задайте постоянное действительное значение, которое будет использоваться при преобразовании входа в комплексный выходной сигнал.

Зависимости

Чтобы включить этот параметр, установите Input равным Imag.

Программное использование

Параметры блоков: ConstantPart

Тип: Вектор символов

Значения: конечный, вещественный скаляр, вектор или матрица

По умолчанию: '0'

`Sample time` - Задайте время расчета как значение, отличное от `-1`
`-1` (по умолчанию) | скалярный вектор |

Задайте шаг расчета как значение, отличное от -1. Для получения дополнительной информации см. Раздел «Задание шага расчета».

Зависимости

Этот параметр не отображается, если он явно не установлен на значение, отличное от -1. Для получения дополнительной информации смотрите Блоки, для которых шаг расчета не рекомендован.

Программное использование

Параметры блоков: SampleTime

Тип: Вектор символов

Значения: скаляр или вектор

По умолчанию: '-1'

Примеры моделей

Construct Complex Signal from Real and Imaginary Parts

Создайте комплексный сигнал из действительной и воображаемой частей

Используйте блок Real-Imag to Complex, чтобы создать комплексный сигнал из действительной и мнимой частей.

Откройте модель

Характеристики блоков

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Комплексные данные

Этот блок поддерживает генерацию кода для сложных сигналов.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Complex to Magnitude-Angle | Complex to Real-Imag | Magnitude-Angle to Complex

Темы

Комплексные сигналы

Представлено до R2006a

Документация

Real-Imag to Complex

Описание

Порты

Вход

`Re` - Действительная часть комплексного вывода
скаляр | вектор | матрица

`Im` - Мнимая часть комплексного выхода
скаляр | вектор | матрица

`Port_1` - Действительная или мнимая часть комплексного вывода
скаляр | вектор | матрица

Выход

`Port_1` - Комплексный сигнал
скаляр | вектор | матрица

Параметры

`Input` - Реальный, мнимый, или и то, и другое одновременно
`Real` (по умолчанию) | `Imag` | `Real and imag`

Программное использование

`Imag part` - Мнимая часть комплексного выхода
`0` (по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программное использование

`Real part` - Действительная часть комплексного вывода
`0` (по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программное использование

`Sample time` - Задайте время расчета как значение, отличное от `-1`
`-1` (по умолчанию) | скалярный вектор |

Зависимости

Программное использование

Примеры моделей

Создайте комплексный сигнал из действительной и воображаемой частей

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

Документация

Real-Imag to Complex

Описание

Порты

Вход

Re - Действительная часть комплексного вывода скаляр | вектор | матрица

Im - Мнимая часть комплексного выхода скаляр | вектор | матрица

Port_1 - Действительная или мнимая часть комплексного вывода скаляр | вектор | матрица

Выход

Port_1 - Комплексный сигнал скаляр | вектор | матрица

Параметры

Input - Реальный, мнимый, или и то, и другое одновременно Real (по умолчанию) | Imag | Real and imag

Программное использование

Imag part - Мнимая часть комплексного выхода 0 (по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программное использование

Real part - Действительная часть комплексного вывода 0 (по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программное использование

Sample time - Задайте время расчета как значение, отличное от -1 -1 (по умолчанию) | скалярный вектор |

Зависимости

Программное использование

Примеры моделей

Создайте комплексный сигнал из действительной и воображаемой частей

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Темы

Документация Simulink

Поддержка

`Re` - Действительная часть комплексного вывода
скаляр | вектор | матрица

`Im` - Мнимая часть комплексного выхода
скаляр | вектор | матрица

`Port_1` - Действительная или мнимая часть комплексного вывода
скаляр | вектор | матрица

`Port_1` - Комплексный сигнал
скаляр | вектор | матрица

`Input` - Реальный, мнимый, или и то, и другое одновременно
`Real` (по умолчанию) | `Imag` | `Real and imag`

`Imag part` - Мнимая часть комплексного выхода
`0` (по умолчанию) | конечный скаляр, вектор или матрица

`Real part` - Действительная часть комплексного вывода
`0` (по умолчанию) | конечный скаляр, вектор или матрица

`Sample time` - Задайте время расчета как значение, отличное от `-1`
`-1` (по умолчанию) | скалярный вектор |

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.