sldvextract | Извлеките содержимое подсистемы или субдиаграммы в новую модель для анализа |
sldvoptions | Создайте объект опций верификации проекта |
sldvrun | Анализируйте модель |
sldvreport | Сгенерируйте отчет Simulink Design Verifier |
Что такой Поиск Ошибок Проектирования?
Объясняет опцию поиска ошибок проектирования анализа.
Описывает два режима анализа для обнаружения мертвой логики в Simulink® Design Verifier™.
Моделируйте объекты, которые получают мертвое логическое обнаружение
Информация об поиске ошибок проектирования мертвой логики для конкретных объектов модели.
Описывает несколько сценариев, которые приводят к мертвой логике.
Анализ результатов для Мертвой логики анализа
Этот пример демонстрирует, как изолировать потенциальные причины мертвой логики с помощью sldvexCommonCausesOfDeadLogic модель.
Обнаружение мертвой логики, вызванной неправильным значением
Пример, показывающий, как найти неправильную спецификацию входа с помощью мертвой логики результата.
Проект верификатора: Поиск ошибок проектирования
Задайте опции, которые управляют тем, как Simulink Design Verifier обнаруживает ошибки во время выполнения в моделях, которые он анализирует.
Опции Simulink Design Verifier
Обзор параметров Simulink Design Verifier в диалоговом окне Параметров конфигурации.
Отчеты Simulink Design Verifier
Описание различных частей отчета Simulink Design Verifier.
Описание содержимого файла данных Simulink Design Verifier.