ПА контроллера памяти
Частота передачи данных между соединением памяти и контроллером памяти.
Тактовая частота, используемая для переноса транзакций во внешнюю память. Тактовая частота контроллера определяет общую пропускную способность системы для внешней памяти, которая должна быть общей для всех мастеров в модели.
По умолчанию:
200
Установите ширину, в битах, datapath между контроллером памяти и соединением памяти.
По умолчанию:
64
Моделируйте неэффективности транзакции памяти, заданные снижающим процентным значением. Для каждого 100 часов выполнение транзакции памяти приостановлено на количество часов, равное Bandwidth derating. Чтобы задать этот параметр, измерьте максимальную пропускную способность на вашей плате и отобразите пропускную способность, понижающуюся от вашей платы, в этом параметре. См. пример в разделе Анализ полосы пропускания памяти с помощью генераторов трафика.
По умолчанию:
2.3
Задайте задержку в тактах между запросом на запись и началом передачи.
Эта задержка является количеством тактовых циклов между выполнением запроса к контроллеру памяти и пока он не вернёт ответ. Это отражается в формах сигналов Logic Analyzer как время, когда состояние контроллера памяти остается следующим BurstAccepted. Для получения дополнительной информации о просмотре форм волны в симуляции, смотрите Буферные и Пакетные формы волны.
Чтобы установить это значение, измерьте тактовые частоты между пакетным запросом и началом передачи на вашей плате. Инструкции по извлечению этой информации из выполнения оборудования см. в разделе Настройка и запрос монитора соединений AXI.
По умолчанию:
4
Задайте задержку в тактах между концом передачи памяти и концом транзакции записи.
Чтобы установить это значение, измерьте тактовые частоты между концом пакета и завершением транзакции на вашей плате. Инструкции по извлечению этой информации из выполнения оборудования см. в разделе Настройка и запрос монитора соединений AXI.
По умолчанию:
4
Задайте задержку в тактах между запросом на чтение и началом передачи.
Эта задержка является количеством тактовых циклов между выполнением запроса к контроллеру памяти и пока он не вернёт ответ. Это отражается в формах сигналов Logic Analyzer как время, когда состояние контроллера памяти остается следующим BurstAccepted. Для получения дополнительной информации о просмотре форм волны в симуляции, смотрите Буферные и Пакетные формы волны.
Чтобы установить это значение, измерьте тактовые частоты между пакетным запросом и началом передачи на вашей плате. Инструкции по извлечению этой информации из выполнения оборудования см. в разделе Настройка и запрос монитора соединений AXI.
По умолчанию:
5
Задайте задержку в тактах между концом передачи памяти и концом транзакции чтения.
Чтобы установить это значение, измерьте тактовые частоты между концом пакета и завершением транзакции на вашей плате. Инструкции по извлечению этой информации из выполнения оборудования см. в разделе Настройка и запрос монитора соединений AXI.
По умолчанию:
1