Exponenta Banner

socExportReferenceDesign

Экспорт пользовательского исходного проекта для HDL Workflow Advisor

Свернуть все на странице

Синтаксис

socExportReferenceDesign(topModelName)
socExportReferenceDesign(topModelName,Name,Value)

Описание

пример

socExportReferenceDesign(topModelName) экспортирует пользовательский исходный проект из модели SoC Blockset™ с именем topModelName. Чтобы создать модель SoC Blockset, необходимо выполнить одно из следующих действий.

Используйте этот экспортированный проект с HDL Workflow Advisor (требуется лицензия HDL Coder™). Используйте эту функцию для устранения ручных шагов создания пользовательского исходного проекта, как описано в Custom Исходного проекта (HDL Coder). Используйте экспортированный исходный проект в рабочем процессе генерации ядра IP с HDL Workflow Advisor. Для получения дополнительной информации см. Hardware Software Co-Design Basics (HDL Coder).

Для получения дополнительной информации о приложении HDL Workflow Advisor смотрите Начало работы с HDL Workflow Advisor (HDL Coder).

Чтобы использовать эту функцию, необходимо сначала установить Xilinx® Vivado® или Intel® Куарт®.

пример

socExportReferenceDesign(topModelName,Name,Value) задает опции, используя один или несколько аргументы пары "имя-значение".

Примеры

свернуть все

Экспорт пользовательского исходного проекта из soc_image_rotaion.slx модель.

socExportReferenceDesign('soc_image_rotation')

Экспорт пользовательского исходного проекта из soc_hwsw_stream_top модель.

  • Исключить DUT с именем «FPGA Algorithm Wrapper» из исходного проекта.

  • Поместите сгенерированный выход в папку C:/Work.

  • Сгенерируйте файл определения платы с именем «Моя ZC706 плата». Это имя появляется в меню Target platform в приложении HDL Workflow Advisor.

  • Сгенерируйте исходный проект файл определения с именем проекта My ZC706 Design.

socExportReferenceDesign('soc_hwsw_stream_top',...
    'DUTName','FPGA Algorithm Wrapper',...
    'Folder','C:/Work',...
    'TargetPlatform','My ZC706 Board',...
    'ReferenceDesign','My ZC706 Design')

Входные параметры

свернуть все

Имя верхней модели Simulink, заданное как вектор символов или строковый скаляр. Исходный проект экспортируется из topModelName модель. Эта модель должна быть моделью SoC Blockset.

Пример: 'soc_hw_sw_stream_top' задает модель с именем 'soc_hw_sw_stream_top'.

Типы данных: char | string

Аргументы в виде пар имя-значение

Задайте необязательные разделенные разделенными запятой парами Name,Value аргументы. Name - имя аргумента и Value - соответствующее значение. Name должны находиться внутри кавычек. Можно задать несколько аргументов в виде пар имен и значений в любом порядке Name1,Value1,...,NameN,ValueN.

Пример: socExportReferenceDesign('soc_image_rotation','Folder','refDesignFolder') экспортирует исходный проект из модели soc_image_rotation, и помещает сгенерированные файлы в папку с именем refDesignFolder.

Имя подсистемы DUT, которую нужно исключить из исходного проекта, заданное как вектор символов или строковый скаляр. Когда в модели есть один DUT, функция выводит DUTName и устанавливает его как имя DUT в модели. Вы должны задать этот аргумент пары "имя-значение", когда модель FPGA имеет более одного DUT.

Пример: 'soc_image_rotation_fpga/ImageRotation'

Типы данных: char | string

Расположение папки для экспортированных файлов исходного проекта, заданное как вектор символов или строковый скаляр. Если не указано, файлы помещаются в папку с именем topModelName_refdesign, где topModelName - имя модели.

Пример: 'C:/Work/refDesign'

Типы данных: char | string

Имя целевой платформы, заданное как разделенная разделенными запятой парами, состоящая из 'TargetPlatform' и вектор символов или строковый скаляр. Когда вы не задаете это значение, имя целевой платформы совпадает со значением параметров Hardware Board в параметрах конфигурации модели SoC. В инструменте HDL Workflow Advisor это имя целевой платформы появляется следующим TargetPlatform (сгенерирован SoC Blockset), где TargetPlatform - значение для этого аргумента пары "имя-значение".

Пример: 'Xilinx Zynq ZC706 evaluation kit'

Типы данных: char | string

Имя сгенерированного исходного проекта, заданное как разделенная разделенными запятой парами, состоящая из 'ReferenceDesign' и вектор символов или строковый скаляр. Когда вы не задаете это значение, имя сгенерированного исходного проекта topModelName модель, где topModelName задается как вход topModelName.

Пример: 'My ZC706 Design'

Типы данных: char | string

См. также

| (HDL Coder)

Темы

Введенный в R2020a

Документация SoC Blockset

Поддержка