Канал памяти моделирует передачу данных от FPGA к процессору, используя общую внешнюю память. Канал регистра моделирует управление логикой FPGA от процессора. Можно как сконфигурировать логику FPGA, так и считать состояние логики FPGA с процессора. В следующих разделах показано, как создать эти соединения каналов.
Откройте soc_hwsw_top.slx модель.
Добавьте блок Memory Channel и блок Memory Controller к Memory площадь. Вместе эти блоки моделируют соединение с памятью через DDR между процессором и FPGA стороны вашего приложения.
Откройте маску диалогового окна с Memory Controller блоком. Установите Number of masters значение 2. На вкладке Advanced Memory Controller автоматически наследует параметры от Hardware board, заданных в строениях модели.
Соедините пару Memory Controller портов пакета, burstReq и burstDone, к портам запроса на чтение и запись пакета блока Memory Channel.
В модели откройте маску диалогового окна Memory Channel блока. Установите Channel type значение AXI4-Stream to Software via DMA. Установите Buffersize (bytes) значение FrameSize*4 и Number of buffers к 6. Нажмите OK.
Добавьте блок Register Channel к модели и соедините блок с Processor и FPGA подсистемы, как показано на следующем изображении.
Откройте маску диалогового окна с Register Channel блоком. Добавьте новый реестр с этими свойствами.
| Зарегистрироваться | Направление | Тип данных | Размерность |
|---|---|---|---|
| configReg | Написать | uint8 | 1 |
Установите Register write sample time значение FPGASSTime. Нажмите OK. Этот шаг расчета задается в файле soc_hwsw_init.m.
Memory Channel | Memory Controller | Register Channel
