В этом примере проекта SoC FPGA генерирует тестовые данные и обрабатывает их в алгоритме FPGA перед передачей в процессор, используя общую память.
Откройте новый Simulink® модель. Сохраните модель как soc_hwsw_fpga_sample.slx в подпапку с именем referencedmodels, в папке проекта.
На вкладке Modelling нажмите Model Settings. В Configuration parameters окне на панели Hardware Implementation установите Hardware board None и установите Device vendor равным ASIC/FPGA. На панели Solver установите значение Solver selection > Type Fixed-step. Щелкните OK, чтобы применить изменения и закрыть параметры конфигурации.
Примечание
SoC Blockset™ требует, чтобы образцы модели FPGA определяли предполагаемое оборудование развертывания, в данном случае FPGA.
В новой модели, используя блоки Stream Connector, SoC Bus Selector, SoC Bus Creator и Subsystem, создайте следующую систему.
Примечание
Сигналы для rdCtrlIn и rdCtrlOut необходимо использовать типы сигналов шины, установленные на StreamS2MBusObj и StreamM2SBusObj, соответственно.
Совет
Когда ваша модель FPGA включает более одного IP, необходимо задать каждый IP как подсистему и соединить подсистемы с помощью Stream Connector или Video Stream Connector блока. Для получения дополнительной информации смотрите Факторы по нескольким IP в модели FPGA.
В маске диалогового окна SoC Bus Creator блока задайте Control type Valid.
The Test Source подсистема моделирует свободный счетчик. Откройте Test Source и создайте следующую систему.
Примечание
Источники, All data is valid и No-Op Tlast, должен выдать сигнал с boolean тип данных.
The FPGA Algorithm подсистема моделирует умножение потоковых данных. Откройте FPGA Algorithm и используя блоки Enabled Subsystem, Logical Operator и Data Type Conversion, создайте следующую систему.
Поток из FPGA в шаблон процессора, подсистема FPGA использует вариант модели, чтобы выбрать между моделью на основе выборки, разработанной в этом разделе, и моделью на основе системы координат. Модель, основанная на кадрах, позволяет проводить более быстрые симуляции, но не поддерживает генерацию кода.
SoC Bus Creator | SoC Bus Selector | Stream Connector
