Логика пользователя на FPGA

Шаг 3 из 5 в Создании приложения для однокристального проекта

В этом примере проекта SoC FPGA генерирует тестовые данные и обрабатывает их в алгоритме FPGA перед передачей в процессор, используя общую память.

Модель, основанная на выборке

  1. Откройте новый Simulink® модель. Сохраните модель как soc_hwsw_fpga_sample.slx в подпапку с именем referencedmodels, в папке проекта.

  2. На вкладке Modelling нажмите Model Settings. В Configuration parameters окне на панели Hardware Implementation установите Hardware board None и установите Device vendor равным ASIC/FPGA. На панели Solver установите значение Solver selection > Type Fixed-step. Щелкните OK, чтобы применить изменения и закрыть параметры конфигурации.

    Примечание

    SoC Blockset™ требует, чтобы образцы модели FPGA определяли предполагаемое оборудование развертывания, в данном случае FPGA.

  3. В новой модели, используя блоки Stream Connector, SoC Bus Selector, SoC Bus Creator и Subsystem, создайте следующую систему.

    Примечание

    Сигналы для rdCtrlIn и rdCtrlOut необходимо использовать типы сигналов шины, установленные на StreamS2MBusObj и StreamM2SBusObj, соответственно.

    Совет

    Когда ваша модель FPGA включает более одного IP, необходимо задать каждый IP как подсистему и соединить подсистемы с помощью Stream Connector или Video Stream Connector блока. Для получения дополнительной информации смотрите Факторы по нескольким IP в модели FPGA.

    В маске диалогового окна SoC Bus Creator блока задайте Control type Valid.

  4. The Test Source подсистема моделирует свободный счетчик. Откройте Test Source и создайте следующую систему.

    Примечание

    Источники, All data is valid и No-Op Tlast, должен выдать сигнал с boolean тип данных.

  5. The FPGA Algorithm подсистема моделирует умножение потоковых данных. Откройте FPGA Algorithm и используя блоки Enabled Subsystem, Logical Operator и Data Type Conversion, создайте следующую систему.

Верхняя часть

  1. В папке проекта откройте модель soc_hwsw_top.slx.

  2. Добавьте блок Subsystem в FPGA область и пометьте блок FPGA.

  3. В FPGA подсистема, используя блок Model, создает следующую систему.

  4. Откройте маску диалогового окна блока Model и установите Model name равным soc_hwsw_fpga_sample.slx.

Поток из FPGA в шаблон процессора, подсистема FPGA использует вариант модели, чтобы выбрать между моделью на основе выборки, разработанной в этом разделе, и моделью на основе системы координат. Модель, основанная на кадрах, позволяет проводить более быстрые симуляции, но не поддерживает генерацию кода.

См. также

| |

Похожие темы

Создайте приложение SoC-проекта
Далее 

Документация SoC Blockset

Поддержка

Для просмотра документации необходимо авторизоваться на сайте