Карта регистра процессора глубокого обучения
Во время пользовательской генерации процессора ведомые регистры AXI4 создаются, чтобы включить MATLAB® или другие ведущие устройства, чтобы управлять и программировать ядро процессора IP глубокого обучения (DL).
Ядро IP процессора DL сгенерировано при помощи рабочего процесса генерации ядра IP HDL Coder™. Сгенерированное ядро IP содержит стандартный набор регистров. Для получения дополнительной информации смотрите Пользовательскую Генерацию Ядра IP (HDL Coder).
Для полного списка смещений регистра смотрите Register Address Mapping таблица в сгенерированном отчете ядра процессора IP глубокого обучения (DL).
Изображение содержит все регистры AXI4, созданные во время генерации ядра IP.
