Основы оптимизации

Выравнивание иерархии, балансировка задержки, модель валидации, ограничило разгон, выделение обратной связи

Проверки модели

Параметры конфигурации Simulink

Темы

Скорость и оптимизация области в HDL Coder

Узнайте о различной скорости и оптимизации области и как оптимизировать ваш проект.

Найдите обратную связь

Подсветите обратную связь, которая запрещает оптимизацию.

Выравнивание иерархии

Сгладьте иерархию подсистемы, чтобы включить более обширную область и оптимизацию скорости.

Оптимизация с ограниченным разгоном

Оптимизация с ограниченным разгоном и как это работает.

Задержите балансировку

Вставьте соответствие с задержками вдоль всех информационных каналов.

Сгенерированная модель модели и валидации

Сгенерированная модель является промежуточной моделью, которая показывает архитектуру реализации HDL и включает задержку.

Удалите избыточную логику и неиспользованные блоки в сгенерированном HDL-коде

Улучшите удобочитаемость сгенерированного HDL-кода и оптимизируйте использование области.

Оптимизируйте неподключенные порты в HDL-коде для моделей Simulink

Оптимизируйте неиспользуемые порты в сгенерированном HDL-коде в сочетании с избыточным логическим удалением.

Упростите постоянные операции и уменьшайте сложность проекта в HDL Coder

Область и оптимизация синхронизации, которая упрощает константы и оптимизирует математические операции.

Встретьтесь требования синхронизации Используя включают - основанные ограничения тракта мультицикла

Сгенерируйте позволяют - базирующиеся ограничения для инструментов синтеза удовлетворить требования синхронизации путей к мультициклу в одном режиме тактовой синхронизации.

Поиск и устранение проблем

Разрешите числовое несоответствие с балансировкой задержки

Узнать, как решать числовые вопросы несоответствия после генерации HDL-кода.

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте