BPSK Modulator Baseband

Модулируйте с использованием BPSK метода

Библиотека:
Communications Toolbox / Модуляция / Цифровая Полосовая модуляция / PM
Поддержка HDL Communications Toolbox / Модуляция / PM

Описание

Блок BPSK Modulator Baseband модулирует сигнал при помощи метода бинарного манипулирования сдвига фазы (BPSK). Выход представляет собой репрезентацию модулированного сигнала. Входной сигнал должен быть дискретным временем сигнал с бинарным знаком. Если входной бит 0 или 1, то модулируемый символ является exp (jθ) или-exp (jθ), соответственно. Phase offset (rad) параметр задает значение θ в радианах.

Порты

Входной параметр

развернуть все

`In` — Входные данные
скаляр | вектор

Входной сигнал в виде скаляра или вектора со значениями элемента в области значений [0, M – 1], где M является порядком модуляции. Если вы задаете бинарный вектор, число элементов должно быть целочисленным кратным количество битов на символ. Количество битов на символ равно _log2 (M).

Вывод

развернуть все

`Out` — Модулируемый BPSK сгенерированный модулированный сигнал
скаляр | вектор

Модулируемый BPSK сгенерированный модулированный сигнал, возвращенный как скаляр с комплексным знаком или вектор.

Типы данных: single | double | fixed point

Параметры

развернуть все

Основной

`Phase offset (rad)` — Смещение фазы нулевой точки
0 (значение по умолчанию) | скаляр

Смещение фазы нулевой точки созвездия в радианах в виде скаляра.

Пример: pi/4

Типы данных

`Output data type` — Тип выходных данных
`double` (значение по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Выходные данные вводят в виде одной из этих опций.

double
single
Inherit via back propagation — Блок совпадает с типом выходных данных и масштабирующийся со следующим блоком в модели
fixdt(1,16)
fixdt(1,16,0)
<data type expression> — Включает параметры, для которых вы задаете дополнительные детали

Примеры модели

Cyclic Redundancy Check of Noisy BPSK Data Frames in Simulink

Контроль циклическим избыточным кодом шумных систем координат данных о BPSK в Simulink

Используйте код CRC, чтобы обнаружить ошибки системы координат в шумном сигнале BPSK.

Frame Synchronization Using Barker Code Preamble

Кадровая синхронизация Используя преамбулу кусачек для снятия оболочки кода

Используйте длину 13 преамбул системы координат Баркера кода для кадровой синхронизации битов данных.

Характеристики блока

Типы данных	`Boolean` \| `double` \| `фиксированная точка^[a]^[b]` \| `integer` \| `single`
Многомерные сигналы	`no`
Сигналы переменного размера	`yes`
^[a] ufix (перекрывают (log2 (M))), только во входе для M-арной модуляции. ^[b] Фиксированная точка выходные параметры должна быть подписана.

Больше о

развернуть все

Визуализация созвездия

Нажмите View Constellation на маске блока, чтобы визуализировать сигнальное созвездие для заданных параметров блоков. Установки параметров должны быть применены прежде, чем просмотреть созвездие. Для получения дополнительной информации, Созвездие вида на море Блока Модулятора.

Алгоритмы

Фазовая модуляция является линейным методом полосовой модуляции, в котором сообщение модулирует фазу постоянного амплитудного сигнала. Бинарное манипулирование сдвига фазы (BPSK) является двумя схемами фазовой модуляции, где 0 и 1’s в двоичном сообщении представлен двумя различными состояниями фазы в сигнале несущей

$s_{n} (t) = \sqrt{\frac{2 E_{b}}{T_{b}}} \cos (2 π f_{c} t + ϕ_{n}),$

для $(n - 1) T_{b} \leq t \leq n T_{b}, n = 1, 2, 3, \dots$ где:

_ϕn = πm, m ∈ {0,1}.
_Eb является энергией на бит.
_Tb является битной длительностью.
_fc является несущей частотой.

В MATLAB^®, основополосное представление сигнала BPSK

$s_{n} (t) = e^{- i ϕ_{n}} = \cos (π n) .$

Сигнал BPSK имеет две фазы: 0 и π. Вероятность ошибки в канале AWGN

$P_{b} = Q (\sqrt{\frac{2 E_{b}}{N_{0}}}),$

где _N0 является спектральной плотностью мощности шума.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Смотрите также

Представлено до R2006a

Документация

BPSK Modulator Baseband

Описание

Порты

Входной параметр

`In` — Входные данные
скаляр | вектор

Вывод

`Out` — Модулируемый BPSK сгенерированный модулированный сигнал
скаляр | вектор

Параметры

`Phase offset (rad)` — Смещение фазы нулевой точки
0 (значение по умолчанию) | скаляр

`Output data type` — Тип выходных данных
`double` (значение по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Примеры модели

Контроль циклическим избыточным кодом шумных систем координат данных о BPSK в Simulink

Кадровая синхронизация Используя преамбулу кусачек для снятия оболочки кода

Характеристики блока

Больше о

Визуализация созвездия

Алгоритмы

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Блоки

Объекты

Темы

Документация Communications Toolbox

Поддержка

Документация

BPSK Modulator Baseband

Описание

Порты

Входной параметр

In — Входные данные скаляр | вектор

Вывод

Out — Модулируемый BPSK сгенерированный модулированный сигнал скаляр | вектор

Параметры

Phase offset (rad) — Смещение фазы нулевой точки0 (значение по умолчанию) | скаляр

Output data type — Тип выходных данных double (значение по умолчанию) | single | Inherit via back propagation | fixdt(1,16) | fixdt(1,16,0) | <data type expression>

Примеры модели

Контроль циклическим избыточным кодом шумных систем координат данных о BPSK в Simulink

Кадровая синхронизация Используя преамбулу кусачек для снятия оболочки кода

Характеристики блока

Больше о

Визуализация созвездия

Алгоритмы

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Блоки

Объекты

Темы

Документация Communications Toolbox

Поддержка

`In` — Входные данные
скаляр | вектор

`Out` — Модулируемый BPSK сгенерированный модулированный сигнал
скаляр | вектор

`Phase offset (rad)` — Смещение фазы нулевой точки
0 (значение по умолчанию) | скаляр

`Output data type` — Тип выходных данных
`double` (значение по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.