Эти функции обеспечивают связи между вашей платой FPGA и вашими симуляциями в Simulink или MATLAB.
FPGA в цикле (FIL) позволяет вам запустить Simulink или симуляцию MATLAB, которая синхронизируется с проектом HDL, работающим на Intel®, Микрополу®, или Xilinx® Плата FPGA.
Сбор данных FPGA является способом наблюдать сигналы из вашего проекта, в то время как проект работает на FPGA. Это получает окно данных сигнала от FPGA, на основе вашей настройки и триггерных настроек, и возвращает данные в MATLAB или Simulink.
MATLAB ведущее устройство AXI обеспечивает доступ, чтобы жить местоположения встроенной памяти из MATLAB. Необходимо включать ведущий IP AXI MATLAB в проект FPGA.
Чтобы использовать эти функции, необходимо загрузить пакет аппаратной поддержки для платы FPGA. Смотрите Пакет поддержки плат FPGA Загрузки.
