Генерация HDL-кода и развертывание

Сгенерируйте HDL-код с помощью HDL Coder™, проверьте использование HDL Verifier™ и прототип с помощью пакетов аппаратной поддержки

Wireless HDL Toolbox™ предоставляет блокам ту генерацию HDL-кода поддержки. Чтобы сгенерировать HDL-код из проектов, которые используют эти блоки, у вас должна быть лицензия HDL Coder. HDL Coder также позволяет вам сгенерировать скрипты и испытательные стенды для использования со сторонними симуляторами HDL.

Если у вас есть лицензия HDL Verifier, можно использовать FPGA в цикле (FIL) функция, чтобы моделировать проект HDL на плате FPGA. Блоки FIL обеспечивают улучшения КПД для потоковой передачи данных через интерфейс между Simulink® и плата FPGA. HDL Verifier также позволяет cosimulate модель Simulink с проектом HDL, запускающимся в стороннем средстве моделирования.

Чтобы спроектировать, моделируйте, и проверьте практические системы радиосвязей на оборудовании, загрузите пакеты аппаратной поддержки, такие как Пакет поддержки Communications Toolbox™ для Xilinx® Zynq®- Основанное Радио.

Блоки

FIL Frame To SamplesПреобразуйте основанные на системе координат данные в демонстрационный поток для FPGA в цикле
FIL Samples To FrameПреобразуйте демонстрационный поток от FPGA в цикле к основанным на системе координат данным

Темы

Поддержка генерации HDL-кода

Найдите поддерживаемые блоки и интерфейс потоковой передачи реализации в HDL.

Сгенерируйте HDL-код

Сгенерируйте HDL-код от Подсистем Simulink.

FPGA в цикле

Верификация проекта в реальном времени систем связи с FPGAs.

HDL Verifier генерация модели Cosimulation в HDL Coder (HDL Coder)

В этом примере показано, как сгенерировать cosimulation модель в HDL Coder и интегрировать сгенерированный HDL-код в рабочий процесс HDL Verifier™.

Моделируйте алгоритмы радиосвязей на оборудовании

Моделируйте проекты Wireless HDL Toolbox на Xilinx находящиеся в Zynq платы с помощью пакетов аппаратной поддержки.

Для просмотра документации необходимо авторизоваться на сайте