NR Polar Encoder

Выполните полярное кодирование согласно 5G стандарт NR

Библиотека:
Wireless HDL Toolbox / Выявление ошибок и Коррекция

Описание

Блок NR Polar Encoder реализует передающий потоком полярный энкодер с благоприятными для оборудования управляющими сигналами. 5G стандарт NR требует полярного кодирования для кодирования канала DCI, UCI и каналов передачи BCH.

Реализация энкодера соответствует nrPolarEncode (5G Toolbox) функция.

Необходимо задать направление ссылки, потому что схема кодирования, заданная 5G стандарт NR, отличается для нисходящих и восходящих сообщений. Нисходящие сообщения закодированы с перемежением, и восходящие сообщения не используют перемежение.

Поскольку задержка этой операции может варьироваться, блок обеспечивает выходной сигнал, nextFrame, который указывает, когда блок готов принять новые входные параметры. Для получения дополнительной информации смотрите раздел Latency на этой странице.

Порты

Входной параметр

развернуть все

`data` — Бит входных данных
скаляр

Бит входных данных в виде скаляра.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Типы данных: fixdt(0,1,0) | Boolean | double | single

`ctrl` — Управляющие сигналы сопроводительный демонстрационный поток
`samplecontrol` шина

Управляющие сигналы, сопровождающие демонстрационный поток в виде samplecontrol шина. Шина включает startконец, и valid управляющие сигналы, которые указывают на контуры системы координат и валидность выборок.

start — Указывает на запуск входного кадра
end — Указывает на конец входного кадра
valid — Указывает, что данные по порту входа data допустимы

Для большего количества детали смотрите Демонстрационную Шину управления.

Типы данных: bus

`K` — Длина блока информации в битах
положительное целое число

Длина блока информации в битах в виде положительного целого числа. Для нисходящих сообщений K должен быть в области значений 36 - 164. Для восходящих сообщений K должен быть в области значений 18 - 25 или 31 - 1 023.

Зависимости

Чтобы включить этот порт, установите параметр Configuration source на Input port.

Типы данных: fixdt(0,10,0)

`E` — Соответствующая уровню продолжительность выхода в битах
положительное целое число

Соответствующая уровню продолжительность выхода в битах в виде положительного целого числа. Задайте значение для E, который больше K и меньше чем или равный 8 192.

Зависимости

Чтобы включить этот порт, установите параметр Configuration source на Input port.

Типы данных: fixdt(0,14,0)

Вывод

развернуть все

`data` — Закодированный бит данных
скаляр

Закодированный бит данных, возвращенный как скаляр. Блок возвращает сообщение N последовательные биты. N является степенью двойки, определенной из значений K и E. Максимальный размер выходного сигнала составляет 512 битов, когда Link direction является Downlink и 1 024 бита, когда Link direction является Uplink.

Типы данных: fixdt(0,1,0) | Boolean | double | single

`ctrl` — Управляющие сигналы сопроводительный демонстрационный поток
`samplecontrol` шина

Управляющие сигналы, сопровождающие демонстрационный поток, возвращенный как samplecontrol шина. Шина включает startконец, и valid управляющие сигналы, которые указывают на контуры системы координат и валидность выборок.

start — Указывает на запуск выходной системы координат
end — Указывает на конец выходной системы координат
valid — Указывает, что данные по порту выхода data допустимы

Для большего количества детали смотрите Демонстрационную Шину управления.

Типы данных: bus

`nextFrame` — Готовый к новым входным параметрам
скаляр

Блок устанавливает этот сигнал на 1 когда блок готов принять запуск следующей системы координат. Если блок получает сигнал входа start, в то время как nextFrame является 0, блок отбрасывает происходящую систему координат и начинает обрабатывать новые данные.

Для получения дополнительной информации смотрите Используя nextFrame Выходной сигнал.

Типы данных: Boolean

Параметры

развернуть все

`Link direction` — Направление 5G ссылка NR
`Downlink` (значение по умолчанию) | `Uplink`

Когда вы выбираете Downlink, блок выполняет перемежение, как задано в 5G стандарт NR. Когда вы выбираете Uplink, блок не использует чередующуюся логику.

`Configuration source` — Источник для K и E
`Property` (значение по умолчанию) | `Input port`

Выберите Input port включить порты K и E. Выберите Property использовать параметры Rate-matched length (E) и Message length (K).

`Message length (K)` — Длина блока информации в битах
56 (значение по умолчанию) | положительное целое число

Для нисходящих сообщений K должен быть в области значений 36 - 164. Для восходящих сообщений K должен быть в области значений 18 - 25 или 31 - 1 023.

Зависимости

Чтобы включить этот параметр, установите параметр Configuration source на Property.

`Rate-matched length (E)` — Соответствующая уровню продолжительность выхода в битах
864 (значение по умолчанию) | положительное целое число

Задайте значение для E, который больше K и меньше чем или равный 8 192.

Зависимости

Чтобы включить этот параметр, установите параметр Configuration source на Property.

Примеры модели

Polar Encode and Decode of Streaming Samples

Полярный кодируют и декодируют потоковой передачи выборок

Симулируйте Полярный NR, Кодируют и Декодируют блоки и сравнивают оптимизированные оборудованием результаты с результатами функций 5G Toolbox™.

Советы

Вы не можете использовать этот блок в Enabled Subsystem или Resettable Subsystem.

Алгоритмы

развернуть все

Этот блок реализует энкодер при помощи _log2(N) параллельные этапы кодирования. Блок хранит целое сообщение в буфере, затем чередует и сопоставляет информационные биты на основе шаблона, заданного в стандарте для значений K и E. Чередующийся шаг включен только, когда вы устанавливаете параметр Link direction на Downlink.

Эта схема показывает архитектуру полярного энкодера.

Блок использует этап Настройки, когда значения входа K и E изменяются. Блок вычисляет новую длину сообщения, N, и местоположения информационных битов, затем передает их буферу и этапу отображения. Поскольку шаблоны отображения вычисляются по мере необходимости, а не хранятся в оборудовании, блок поддерживает весь K и значения E в поддерживаемой области значений. Этап Настройки также вычисляет шаблон чередования, когда вы устанавливаете параметр Link direction на Downlink.

Когда вы устанавливаете параметр Configuration source на Property, K и значения E являются константами, таким образом, декодер не реализует этап Настройки. В этом случае блок включает статические интерполяционные таблицы, которые содержат предварительно вычисленную настройку.

Задержка

Точная задержка варьируется на основе значений K и E. Задержка более длинна для систем координат, где K и изменение значений E и блок должны вычислить новую настройку. Поскольку задержка варьируется, используйте управляющий сигнал выхода nextFrame определить, когда блок готов к новому входному кадру.

Эта форма волны показывает, как задержка меняется в зависимости от значений K и E. Для первой системы координат с данным K и значением E, блок должен определить побитовое отображение длины и информации сообщения для тех значений. Этот шаг настройки означает, что блок занимает больше времени, чтобы начать возвращать закодированные выборки. В этом случае блок также занимает больше времени, прежде чем это будет готово принять следующий входной кадр. Когда значения входа K и E равняются 132 и 256, соответственно, блок имеет задержку 535 циклов от сигнала входа start до выхода nextFrame. Для последующих систем координат с теми же значениями для K и E, блок готов раньше, потому что это не должно повторно вычислять настройку. Форма волны показывает, что эта новая задержка является 389 циклами. Когда K и значения E превращаются на 54 и 124, соответственно, блок должен вычислить новую настройку и изменения задержки в 443 циклах.

Производительность

Эта таблица показывает результаты синтеза данных ресурсов и данных о производительности блока, когда это сконфигурировано с K и E как входные порты и набор параметров Link direction к Uplink. Сгенерированный HDL предназначен к Xilinx^® Zynq^®- 7 000 оценочных плат ZC706. Проект достигает тактовой частоты 450 МГц.

Ресурс	Используемый номер
Срез LUTs	637
Регистры среза	934
Блокируйте RAM	2.5

Эта таблица показывает результаты синтеза данных ресурсов и данных о производительности блока, когда это сконфигурировано с K и E как входные порты и набор параметров Link direction к Downlink. Сгенерированный HDL предназначен на оценочную плату Xilinx Zynq-7000 ZC706. Проект достигает тактовой частоты 450 МГц.

Ресурс	Используемый номер
Срез LUTs	600
Регистры среза	948
Блокируйте RAM	3.5

Блок использует меньше ресурсов, когда K и E заданы параметрами.

Ссылки

[1] 3GPP TS 38.211. "NR; Физические каналы и модуляция". Проект Партнерства третьего поколения; Сеть радиодоступа Technical Specification Group. URL: https://www.3gpp.org.

[2] Arikan, Erdal. "Поляризация канала: Метод для Построения Достигающих Способности Кодов для Симметричных Каналов без памяти Двоичного входа". Транзакции IEEE на Теории информации 55, № 7 (июль 2009): 3051–73. https://doi.org/10.1109/TIT.2009.2021379.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для Simulink^® акселератор и быстрые режимы Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Вы не можете сгенерировать HDL для этого блока в Resettable Synchronous Subsystem (HDL Coder).

Смотрите также

nrPolarEncode (5G Toolbox) | NR Polar Decoder

Введенный в R2020a

Документация

NR Polar Encoder

Описание