Десятикратное уменьшение CIC

Десятикратно уменьшите сигнал с помощью Каскадного интегрально-гребенчатого фильтра (HDL Coder)

Описание

Блок CIC Decimation доступен с DSP System Toolbox™.

Для получения информации о поведении симуляции и параметрах блоков, см. Десятикратное уменьшение CIC.

HDL Coder™ поддерживает опции Coefficient source Dialog parameters и Filter object.

Архитектура HDL

Поддержка AddPipelineRegisters

Когда вы используете AddPipelineRegisters, регистры помещаются на основе структуры фильтра. Конвейерное размещение регистра определяет задержку.

Конвейерно обработайте размещение регистраЗадержка (такты)
Конвейерный регистр добавляется между этапами расчески дифференциаторов.NS-1, где NS является количеством разделов (в выходной стороне).

Свойства фильтра HDL

AddPipelineRegisters

Вставьте конвейерный регистр между этапами вычисления в фильтре. См. также AddPipelineRegisters.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Ограничения

  • Вектор и входные параметры кадра не поддержаны для генерации HDL-кода.

  • Когда вы выбираете Dialog parameters, опция Filter Structure, Zero-latency decimator не поддержан для генерации HDL-кода. От Filter Structure выпадающий список выберите Decimator.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Введенный в R2014a