Преобразование типа данных

Преобразуйте входной сигнал в заданный тип данных (HDL Coder)

Описание

Блок Data Type Conversion доступен с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Преобразование типа данных.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

Общий

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Примечание

Если вы используете типы данных double в своей модели, используйте этот блок для преобразования между типами данных single и double. Вы не можете использовать блок, чтобы преобразовать между double и типами данных с фиксированной точкой.

Нативная плавающая точка

Со Средством проверки Модели HDL можно заменить блоки Преобразования типа данных, которые используют режим Stored Integer (SI) и преобразовывают между с плавающей точкой и типами данных с фиксированной точкой с блоками Преобразования типа Плавающими.

LatencyStrategy

Задайте, сопоставить ли блоки в вашем проекте к inherit, Max, Min, Zero или Custom для оператора с плавающей точкой. Значением по умолчанию является inherit. См. также LatencyStrategy.

NFPCustomLatency

Чтобы задать значение, установите LatencyStrategy на Custom. Задержка Coder™adds HDL равняется значению, которое вы задаете для установки NFPCustomLatency. См. также NFPCustomLatency.

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Ограничения

Если вы конфигурируете блок Data Type Conversion для дважды к преобразованию фиксированной точки или фиксированной точке к двойному преобразованию, предупреждение выведено во время генерации кода.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a