Прямая интерполяционная таблица (n-D)

Индексируйте в N-мерную таблицу, чтобы получить элемент, столбец или 2D матрицу (HDL Coder)

Описание

Прямая Интерполяционная таблица (n-D) блок доступна с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Прямую Интерполяционную таблицу (n-D).

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Ограничения

MAX 10 настроек устройства

Если вы используете устройство Intel® MAX 10, чтобы сопоставить интерполяционную таблицу с RAM, добавьте эту команду Tcl при создании проекта в инструменте Куарта:

set_global_assignment -name INTERNAL_FLASH_UPDATE_MODE "SINGLE IMAGE WITH ERAM"

Необходимые настройки блока

  • Number of table dimensions: HDL Coder™ поддерживает максимальную размерность 2.

  • Inputs select this object from table: выберите Element.

  • Make table an input: Снимите этот флажок.

  • Diagnostic for out-of-range input: Выберите Error. Если вы выбираете другие опции, кодер выводит предупреждение.

Табличный ввод данных и калибровка

  • Это - хорошая практика, чтобы измерить каждую размерность в таблице, чтобы быть степенью двойки. Если длина размерности (кроме самой внутренней размерности) не является степенью двойки, HDL Coder выдает предупреждение. Путем применения этой практики можно избежать умножения во время табличных операций индексации и понять более эффективную таблицу в оборудовании.

  • Табличные данные должны решить к типу данных нес плавающей точкой. Кодер исследует выходной порт, чтобы проверить, что его тип данных удовлетворяет это требование.

  • Все порты на блоке требуют скалярных значений.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a