Exponenta Banner

Субдискретизировать

Передискретизируйте вход на более низком уровне путем удаления выборок (HDL Coder)

Описание

Блок Downsample доступен с DSP System Toolbox™.

Для получения информации о поведении симуляции и параметрах блоков, смотрите, Субдискретизируют.

Лучшые практики

Это - хорошая практика, чтобы следовать за блоком Downsample с единичной задержкой. Выполнение так препятствует тому, чтобы генератор кода вставил дополнительный обходной регистр в HDL-код.

См. также Требования Многоскоростной модели для генерации HDL-кода.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline

Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значение по умолчанию 0. См. также ConstrainedOutputPipeline.

InputPipeline

Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также InputPipeline.

OutputPipeline

Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значение по умолчанию 0. См. также OutputPipeline.

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Ограничения

  • Набор Input processing к Columns as channels (frame based) не поддержан.

  • Для набора Input processing к Elements as channels (sample based) выберите Allow multirate processing. С этой установкой, если Sample offset установлен в 0, Initial conditions не имеет никакого эффекта на сгенерированный код.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Введенный в R2014a

Документация HDL Coder
Поддержка